



Software-Hardware Interface for Multi-Many-Core (SHIM) Specification V1.00 Final (参考翻訳)

Document ID: SHIM Specification

Document Version: 1.00

Status: Final

2 Copyright © 2015 The Multicore Association, Inc.

3 All rights reserved.

4 No part of this publication may be reproduced, transmitted, transcribed, stored in a retrieval system, or translated
5 into any language, in any form or by any means, electronic, mechanical, photocopying, recording, or otherwise,
6 without prior written permission from The Multicore Association, Inc.

7 All copyright, confidential information, patents, design rights and all other intellectual property rights of
8 whatsoever nature contained herein are and shall remain the sole and exclusive property of Multicore Association.
9 The information furnished herein is believed to be accurate and reliable. However, no responsibility is assumed by
10 The Multicore Association, Inc. for its use, or for any infringements of patents or other rights of third parties
11 resulting from its use.

12 The Multicore Association, Inc. name and The Multicore Association, Inc. logo are trademarks or registered
13 trademarks of The Multicore Association, Inc. All other trademarks are the property of their respective owners.

14

15 The Multicore Association, Inc.

16 PO Box 4854

17 El Dorado Hills, CA 95762

18 530-672-9113

19 www.multicore-association.org

20

21 Table of Contents

22	Preface	6
23	Definitions	6
24	1. Introduction	7
25	1.1 Overview.....	7
26	1.2 Interface.....	7
27	1.3 SHIM Editor.....	9
28	2. SHIM Concepts	12
29	2.1 Topology - ComponentSet.....	12
30	2.2 Memory - AddressSpaceSet.....	13
31	2.3 Inter-core communication – CommunicationSet	13
32	2.4 Performance	14
33	2.4.1 General.....	14
34	2.4.2 Latency and Pitch	15
35	2.4.3 Using triplets.....	16
36	2.5 Software View – what is in and what is not	17
37	2.6 XML.....	18
38	2.6.1 Data Binding	18
39	2.6.2 Who Creates SHIM XML.....	18
40	2.7 Configuration.....	19
41	2.7.1 General.....	19
42	2.7.2 Common Configuration File (CCF).....	19
43	2.8 Reference Authoring Tools.....	21
44	2.9 Roadmap.....	22
45	2.9.1 Componentization of SHIM XML	22
46	2.9.2 Hardware-Related Software Properties.....	22
47	2.9.3 Schema Refinement for Smaller XML	23
48	3. SHIM Interface	24
49	3.1 shim.xsd	24
50	3.2 Conventions.....	30
51	3.3 Enumeration.....	31
52	3.4 SystemConfiguration	33
53	3.5 ClockFrequency	33
54	3.6 ComponentSet.....	34
55	3.6.1 MasterComponent	34
56	3.6.2 SlaveComponent.....	36
57	3.6.3 Cache.....	36
58	3.6.4 AccessTypeSet	37
59	3.6.5 AccessType	37
60	3.6.6 CommonInstructionSet.....	38
61	3.6.7 Instruction.....	38
62	3.6.8 Performance	39
63	3.6.9 Latency	39
64	3.6.10 Pitch.....	39
65	3.7 AddressSpaceSet	40
66	3.7.1 AddressSpace	40
67	3.7.2 SubSpace.....	41
68	3.7.3 MemoryConsistencyModel	42
69	3.7.4 MasterSlaveBindingSet.....	42
70	3.7.5 MasterSlaveBinding.....	42
71	3.7.6 Accessor.....	42
72	3.7.7 PerformanceSet	43

73	3.8	CommunicationSet	44
74	3.8.1	FIFOCommunication	44
75	3.8.2	SharedRegisterCommunication	45
76	3.8.3	InterruptCommunication	45
77	3.8.4	SharedMemoryCommunication	46
78	3.8.5	EventCommunication	47
79	3.8.6	ConnectionSet	47
80	3.8.7	Connection	47
81	4.	Use Cases	49
82	4.1	Performance Estimation: Auto-Parallelizing Compiler	49
83	4.1.1	Using "CommonInstructionSet"	49
84	4.1.2	Using "PerformanceSet"	49
85	4.1.3	Using "Cache"	50
86	4.1.4	Using "FIFOCommunication"	50
87	4.2	Tool Configuration - RTOS Configuration Tool	50
88	4.2.1	Using "ClockFrequency"	50
89	4.2.2	Using "SubSpace"	51
90	4.3	Hardware Modeling	51
91	5.	SHIM XML Authoring Rules and Guidelines	53
92	5.1	File Name [Rule]	53
93	5.2	Naming of Various Objects [Rule]	54
94	5.3	Level of Detail and Precision [Guideline]	54
95	6.	Common Configuration File (CCF)	55
96	6.1	Concept	55
97	6.1.1	Multiple Hardware Configuration	55
98	6.1.2	Vendor-Specific Hardware Features Affecting SHIM Objects	55
99	6.1.3	Configuration Tool User Interface	56
100	6.2	Interface	56
101	6.2.1	XML Schema	56
102	6.2.2	Semantics	59
103	6.2.3	FormType	59
104	6.2.4	ConfigurationSet	60
105	6.2.5	Configuration	60
106	6.2.6	Item	60
107	6.2.7	Expression	61
108	6.2.8	(DefineSet)	61
109	6.2.9	Def	61
110	6.3	Examples	62
111	6.3.1	Generic	62
112	6.3.2	Nested configuration	62
113	7.	FAQ	64
114	8.	Appendix A: Acknowledgements	66
115			
116		TABLE 1. SHIM REPRESENTATION OF HARDWARE COMPONENTS	12
117		TABLE 2. INTER-CORE COMMUNICATION CLASSES	13
118		TABLE 3. PERFORMANCE PROPERTIES IN SHIM	14
119		TABLE 4. USING TRIPLES	16
120		TABLE 5. PERFORMANCE ESTIMATION USE CASE	49
121		TABLE 6. TOOL CONFIGURATION USE CASE	50
122		TABLE 7. HARDWARE MODELING USE CASE	51
123			
124		FIGURE 1. SHIM PROVIDES THE INTERFACE BETWEEN THE HARDWARE AND THE SOFTWARE TOOLS	7

125	FIGURE 2. THE SHIM ELEMENTS MAPPED TO A PSEUDO-MULTICORE HARDWARE.....	8
126	FIGURE 3. CLASS DIAGRAM REPRESENTATION OF THE WHOLE SHIM XML SCHEMA.....	10
127	FIGURE 4. SHIM XML FILE EXAMPLE	11
128	FIGURE 5. SHIM EDITOR MAIN WINDOW	11
129	FIGURE 6. LATENCY AND PITCH REPRESENT THE PRIMARY PERFORMANCE CHARACTERISTICS.	16
130	FIGURE 7. CCF EXAMPLE	20
131	FIGURE 8. GUI GENERATED BY CCF	21
132	FIGURE 9. COMMON CONFIGURATION FILE (CCF) CLASS DIAGRAM	57
133		

134 Preface

135 SHIM はソフトウェアツールのためのハードウェア記述を目的としている。したがって、この仕様書は、SHIM を使用してハードウェア記述情報を交換するツール開発者とハードウェア開発者を主な対象としている。また、ソフトウェア開発者が
136 SHIM の意図と範囲を理解することを目的とし、SHIM におけるハードウェア情報記述方法を提供することも意図している。
137
138

139 この仕様書は SHIM の導入から始まり、背景、全体のコンセプト、モデルを説明する。そして SHIM のコンセプト(目的、
140 スコープ、デザイン、インターフェース、制限)を詳しく説明する章が続き、ここでは SHIM がこのドキュメント内で仕様化されている基本的な考えを提供し、将来の仕様拡張のための基本的な考え方を説明しようと試みる。インターフェースが
141 記述されている章では、SHIM XML スキーマと、XML データバインディング技術によってスキーマより直接得られる API
142 を説明する。詳細なユースケースを幾つか紹介している章は、読み手に、SHIM がどのように活用されているのかの識見
143 を与える。最後に、この仕様書は更に詳細な情報が記載された様々な付録で締めくくられている。
144

145 Definitions

146 全ての新しい用語は最初に現れた個所、本文中もしくは注釈、において定義される。

147 1. Introduction


148 1.1 Overview

149 マルチコアプロセッサは標準となっており、数 10 コアや 100 コア以上のプロセッサが登場している。それらのマルチコアは、
 150 コア数だけでなく内部接続、クラスタ構造、メモリシステム(階層構造やキャッシュのコヒーレンスも含む)などにおいて様々な
 151 形態がある。コア数の増加傾向は自然、かつプロセッサ設計の考え方から不可避であるが、ソフトウェア開発者にとって、
 152 多種多様なハードウェアに移植することは重大な課題である。異なるハードウェア向けに既存もしくは新しく作られたソフト
 153 ウェアを再利用することは大きな負担である。このことは、アーキテクチャ仕様の深い理解が必要なマルチコアプロセッサに
 154 おいて期待できる性能を達成しようとする間、この問題は発生し続ける。自動並列化コンパイラ、並列化ツール、OS/ミ
 155 ドルウェアのコンフィグレータ、性能解析ツール、設計支援、実装、ソフトウェア解析などのような様々なツールがある。しか
 156 しながら、この負担がツール開発者に転嫁されている間、これらのツールは複雑なマルチコアプロセッサを理解しなければ
 157 いけない。それ故、様々なツールにより、新しいマルチコアハードウェアのサポートコストを下げるのが重要であるが、この問
 158 題に対する学术界や産業界での解決努力は十分とは言えない。それによって、マルチコア用ツールのエコシステムを妨げ
 159 ている。

160 SHIM(Software-Hardware Interface for Multi-many-core)は、マルチコアのハードウェアとソフトウェアツール間のインター
 161 フェースを標準化するための産業界と学术界の成果の継ぎ目(joint)である。結果として、標準のインターフェースを用いて
 162 新しいマルチコアハードウェアへのサポートコストの低下を目標としている。マルチコア技術の豊富なエコシステムができた時
 163 に、SHIM はシステム開発者、半導体ベンダー、ツールベンダーに役立つと考えられるため、SHIM を新しい革新的なマ
 164 ルチコアツールの開発に推奨している。

165 1.2 Interface

166 SHIM は XML スキーマにより定義される。マルチコアハードウェアの実装は様々なツールに使用可能な SHIM XML フ
 167 ァイルとして表現される (図 1)。




168

169

Figure 1. SHIM provides the interface between the hardware and the software tools

170 SHIM XML ファイルは、「ComponentSet」、「AddressSpaceSet」、「CommunicationSet」と名付けられたそれぞれ子の
 171 要素を含む 3 つのトップレベルコンポーネントを用いたツリー構造 (図 4 に SHIM XML の例) を持つ。ComponentSet
 172 は MasterComponent (プロセッサやアクセラレータなど) と SlaveComponent (メモリブロックやメモリのサブシステムなど)
 173 が含まれる。AddressSpaceSet は SubSpace を含んだ 1 つ以上の AddressSpace を含む。最後に、CommunicationSet
 174 は MasterComponent のペアをつないだ接続が記述された、幾つかの Communication(通信)の要素を含む。



2

175

176 **Figure 2. The SHIM elements mapped to a pseudo-multicore hardware**

177


178 ComponentSet は入れ子構造を使用することができる。例えば、複数のハードウェアクラスタ (それぞれのクラスタに複数の
 179 コアとクラスタローカルメモリ) を持つチップを表現する時に使用できる。同様に 1 つ以上のマルチコアチップを含むボード
 180 にも利用可能である。複数のボードからなり、相互に PCI Express を経由して通信するシステムを記述するときも
 181 ComponentSet は使うことができる。この様に ComponentSet の木構造を用いることにより、マルチコアシステムのトポロジ
 182 を記述できる。このトポロジのアーキテクチャ情報は、コア数、メモリの位置、他のクラスタを構成するコアの特性を確認す
 183 ることができるため、ソフトウェアツールにとって重要である。

184 SHIM はソフトウェアツールを対象としているため、コアが異なるメモリにアクセスする方法は勿論、ソフトウェア視点での接
 185 続とコア (アクセラレータを含む)間の通信メカニズムの理解が必須である。通信メカニズムは様々な通信のクラスを含む
 186 CommunicationSet として記述される。定義されているクラスの簡単な例が InterruptCommunication(割り込み通信)であ
 187 り、それは MasterComponent のペアを結びつけた 1 つ以上の「通信」クラスを含む。メモリアクセスのために、
 188 AddressSpace に含まれた SubSpace は開始番地、サイズ、1 つ以上の MasterSlaveBinding(MasterComponent と
 189 SlaveComponent の参照関係、どのコア・アクセラレータがアドレスの領域を通じてどのメモリにアクセスできるかの記述)を
 190 含む。

191 これまでに説明したハードウェアのアーキテクチャ情報により、ハードウェアのトポロジやコアとメモリの接続方法を、ツールに
192 理解させることが可能である。しかしながら、ツールは、アプリケーションソフトウェアを「ただ動作させる」だけでは十分ではな
193 く、性能情報も示す必要がある。したがって多くのツールにとって、ハードウェアのアーキテクチャ情報のみでは不十分である。
194 ツールは粗い性能の「見積もり」をし、アプリケーションとマルチコアハードウェアから期待できる性能を、システム設計者とソ
195 フトウェア開発者に伝える必要がある。それ故に SHIM にはハードウェアのトポロジの情報に加えて、様々なコア間通信
196 (CommunicationSet)のプロセッサ実行サイクルと異なったコアやアクセラレータによるメモリアクセスサイクルから関連付けら
197 れる性能特性が記述される。通信性能は、プロセッササイクルで表現されるレイテンシやピッチを含む Performance の要
198 素として記述される。Performance 要素は、MasterComponent のペアごとに存在する CommunicationSet に記述され
199 る。メモリアクセス性能に対しては、各 MasterComponent に定義された、各 SubSpace の各 MasterSlaveBinding と、
200 各 AccessType に対し、個別の Performance 要素が定義される。そのため、異なるアクセスタイプ(例：読み書き、
201 word アクセスや double word アクセス)ごとに異なる Performance 要素が定義される。起こり得る性能分散に対応する
202 ために、サイクルは「best(最良)」、「worst(最悪)」、「typical(典型)」の三つ組の形で記述される。これらの値を有効に活
203 用するため、例えば連続するメモリアクセスが発行されるならば最良サイクルに落としこむなど、ツールは、アプリケーションコ
204 ード解析などにより、十分な賢さを持つ必要がある。なお、ここで言うサイクルはプロセッササイクルであり、
205 MasterComponent と SystemConfiguration の ClockFrequency が一致しない場合には、MasterComponent の値が
206 優先される。

207 1.3 SHIM Editor

208 SHIM XML のスキーマは比較的単純であるが、SHIM XML のスキーマ (図 3) 全体の UML のクラス図を見てみると
209 分かる通り、多くの場合メモリアクセスの全てのタイプのための全ての Performance の要素記述の影響により、結果として
210 SHIM XML は非常に規模が大きくなることがある。これを手動で書くと長々しくエラーが多くなるため、我々は SHIM
211 XML ファイルの作成を促進する目的で SHIM Editor と呼ばれるエディタツールを開発している。この生成された SHIM
212 XML ファイルを図 4 で示し、SHIM Editor のプロトタイプのマインウィンドウを図 5 で示す。



213

214

Figure 3. Class diagram representation of the whole SHIM XML schema

1. All root elements

```

1 <?xml:version="1.0" encoding="UTF-8" standalone="yes"?>
2 <SystemConfiguration name="MySystem">
3   <ComponentSet name="Cluster_0">
4     <ComponentSet name="Cluster_0_0">
775   </ComponentSet>
776   <CommunicationSet>
4642   <AddressSpaceSet>
562232   <ClockFrequency clockVa
562233 </SystemConfiguration>
    
```

2. ComponentSet expanded

```

1 <?xml:version="1.0" encoding="UTF-8" standalone="yes"?>
2 <SystemConfiguration name="MySystem">
3   <ComponentSet name="Cluster_0">
4     <ComponentSet name="Cluster_0_0">
5       <SlaveComponent name="Memory_0_0_0" size="128" sizeUnit="KB" rwT
6       <MasterComponent name="Core_0_0_0" masterType="CPU" arch="Arch"
18     </MasterComponent name="Core_0_0_2" masterType="CPU" arch="Arch"
    
```

3. Performance under AddressSpaceSet


```

1 <?xml:version="1.0" encoding="UTF-8" standalone="yes"?>
2 <SystemConfiguration name="MySystem">
3   <ComponentSet name="Cluster_0">
4     <ComponentSet name="Cluster_0_0">
775   </ComponentSet>
776   <CommunicationSet>
4642   <AddressSpaceSet>
4643     <AddressSpace name="AS_0_0">
4644       <SubSpace name="SS_0_0_0" start="00000000" end="00040000" endian
4645       <MasterSlaveBindingSet>
4646         <MasterSlaveBinding slaveComponentRef="Memory_0_0_0">
4647         <Accessor masterComponentRef="Core_0_0_0">
4648           <PerformanceSet>
4649             <Performance>
4650               <accessTypeRef>AT_0_0_0_0</accessTypeRef>
4651               <Pitch best="10.0" typical="10.0" worst="10.0"/>
4652               <Latency best="10.0" typical="10.0" worst="10.0"/>
4653             </Performance>
4654           </PerformanceSet>
    
```

215

216 Figure 4. SHIM XML file example

217



218

219 Figure 5. SHIM Editor main window

2. SHIM Concepts

この章では SHIM の主たる概念を述べる。この文書に説明する方法で SHIM を仕様化する理由を示すため、基本的な考え方を提供する、また、将来における定義の拡張方法を表すことを試みる。この章は [SHIM のインタフェース](#) を理解するための基礎を提供するため、インタフェースの詳細に入る前に、この章を徹底的に読むことを強く推奨する。

2.1 Topology - ComponentSet

単純なハードウェアの構成は、単一のプロセッサコアと単一のメモリから成るだろう。しかしながら、マルチコア/メニーコアのハードウェアは、複数のプロセッサコアと多種のメモリデバイスを、様々な配置で持っている。プロセッサやメモリの組み合わせや配置は、マルチコア/メニーコアのハードウェアの特性となり、それはソフトウェアツールがマルチコア/メニーコアのハードウェアを理解するために必要不可欠なものである。

SHIM はプロセッサとメモリデバイスの特定の集まりを「トポロジ」として表現する。電気回路の専門用語では、トポロジとは次のことを指す。「回路要素の相互接続の回路網として形をなすものである。要素が異なる具体的な抵抗値や定格値を持っていたとしても、同じ接続は同じトポロジとして扱われる。トポロジは回路での物理的な配置や、回路図における位置は考慮に入れない。要素間に何の接続があるのかということのみを考える。同じトポロジに相当する物理的な配置や回路図が大量に存在することもある。」¹ SHIM の視点からすると、トポロジはそれ以上に拡張される。電気回路の専門用語における要素に当たる、プロセッサコアやメモリデバイスに加えて、我々はプロセッサコアとメモリデバイスの特定の集まりを指す「クラスタ」を導入する。通常クラスタと他のハードウェア要素の間には電気的接続があるけれども、SHIM は必ずしも実際の電気接続を扱わないため、クラスタがいかなる接続も持たないかも知れない。とは言え、ソフトウェアツールにとっては、性能の違いを表すように、プロセッサコアとメモリデバイスがどのようにまとめられるのかを見ることは不可欠であり、したがって、SHIM はトポロジカルな表現の一部としてクラスタを導入している。

クラスタは他の（内部の）クラスタ、プロセッサコア、メモリデバイスのあらゆる組み合わせからなる。SHIM はこれらのものを分類し、名前をつける独自の方法がある（表 1）。プロセッサコアは *MasterComponent* オブジェクトとして表される。表を見れば分かる通り、*MasterComponent* はある種のアクセラレータ（例：DMA コントローラ）でもありうる。*MasterComponent* の目的は、伝統的なマスター-スレーブ機構におけるマスタ要素の役割を果たす電気的な要素を表現することである。

Table 1. SHIM representation of hardware components

SHIM の用語	ハードウェアの用語
ComponentSet	あらゆるレベルでのクラスタ（ハードウェアボードそのものもクラスタである）
MasterComponent	プロセッサコア、アクセラレータ、その他のマスタデバイス
SlaveComponent	メモリ

¹ [http://en.wikipedia.org/wiki/Topology_\(electronics\)](http://en.wikipedia.org/wiki/Topology_(electronics))

245 クラスタ或いは *ComponentSet* は、プロセッサコアクラスタのみならず、ハードウェアボードを表現するためにも用いることが
 246 可能である。その延長として、複数のボードからなるシステムを表現することも可能である。この場合、最も外側のクラスタ
 247 がシステム境界そのものである。

248 2.2 Memory - AddressSpaceSet

249 ソフトウェアプログラムは、アドレス空間と呼ばれる論理的な窓を通してメモリにアクセスする。プロセッサハードウェアは一般
 250 的に、複数のアドレス空間（例えば、異なるアクセス権限に対して）をサポートしている。アドレス空間は、さらに複数の
 251 サブ空間或いはアドレスブロックに分けることが可能である。プログラムがメモリデバイスにアクセスを起こすとき、メモリアクセ
 252 スは、ソースアドレス或いは宛先アドレスがサブ空間のどれか 1 つに落ちるロード或いはストア命令を発行することによって
 253 行われる。このメモリ機構を調整するために、SHIM は *AddressSpaceSet* と呼ばれるグループを有する。一つの
 254 *AddressSpaceSet* は複数の *AddressSpace* を含むことが可能であり、各 *AddressSpace* は複数の *SubSpace* を含むこと
 255 が可能である。

256 *Subspace* は物理的なメモリデバイス、すなわち *SlaveComponent*、に割り当てられ、クラスタ、すなわち *ComponentSet* の
 257 中に存在する。どの *SlaveComponent* が特定の *SubSpace* に割り当てられるかの結合を表現するために、SHIM 仕様は
 258 *MasterSlaveBinding* と呼ばれるオブジェクトを用いる。これは、メモリデバイスとメモリサブ空間の間の割り当てを表現する。
 259 これは、どの *MasterComponent*（例：プロセッサコア）がメモリアクセスを有するかということも示す。複数の
 260 *MasterComponent* がメモリの *SubSpace* へのアクセスを有することもあり得るため、複数の *MasterSlaveBinding* オブジェ
 261 クトのまとめる *MasterSlaveBindingSet* というオブジェクトも定義されている。

262 *AddressSpaceSet* 下のオブジェクトを探索することによって、ツールはどのメモリ空間が利用可能で、どのプロセッサコア或い
 263 はアクセラレータがそれらに対してどのような種類のアクセスを有するかを見つけることが可能である。複数の
 264 *AddressSpace* や *SubSpace* は同じ *SlaveComponent* を共有するかも知れない。もし、共有が物理メモリの一部でしか
 265 起こらないのであれば、それは複数の *SlaveComponent* に分けられる。

266 2.3 Inter-core communication – CommunicationSet

267 ソフトウェアが複数のプロセッサコアやアクセラレータ上で連携して動作するために、しばしば共有メモリ領域を経由して利
 268 用可能なデータを交換する。ソフトウェアはまた、トリガー、共有、或いは排他制御を何らかの方法で行わなければならない
 269 い。共有メモリが利用可能ではない場合、何らかの形でコアからコア、すなわち *MasterComponent* から
 270 *MasterComponent* への通信が必要となる。この状況を調整するため、SHIM は *CommunicationSet* と呼ばれるオブジェ
 271 クトを定義している。ConnectionSet クラスの多様性は似通った通信方式を有する（表 2）。

272 **Table 2. Inter-core communication classes**

CommunicationSet クラス	説明
SharedRegisterCommunication	共有レジスタに基づく通信。このようなハードウェアはしばしば複数のプロセッサコアからアクセス可能な一組のレジスタを提供する。
SharedMemoryCommunication	共有メモリに基づく通信。命令タイプが TAS（Test and set）、LLSC（Load-link/Store conditional）、CAX（Compare and exchange）、OTHER（定義されないその他の命令）から指定される。

EventCommunication	イベントは、しばしばレジスタビットマップに基づく通信として定義される。一つのプロセッサコアがイベント（論理値）を発生させると、他のコアに送信され、イベントレジスタ内に通知され、割り当てられたイベントとして見る事ができる。割り込みを発生する場合もしない場合もある。
FIFOCommunication	FIFO は時々コア間通信に用いられ、FIFO レジスタとして実装される。それには深さを変化させるバッファを伴うかもしれない。
InterruptCommunication	これは典型的なコア間割り込みである。このオブジェクトは名前と <i>ConnectionSet</i> のみを持つ。

273 各クラスは固有のプロパティまたは属性を有する。すべてのクラスは、どの組のコアが特定の通信オブジェクトによって接続
 274 されているのかを表現する接続情報を含む。複数の接続が存在しうるので、オブジェクトは、順番に *Connection* をいくつ
 275 も持つことが可能な *ConnectionSet* を含む。各 *Connection* は *MasterComponent* の組への参照を含む。

276 ソフトウェアツールはこの情報を用い、SHIM XML によって表される特定のハードウェア実装においてサポートされている
 277 *MasterComponent* から *MasterComponent* への通信方式の種類を取得することが可能である。接続が複数の
 278 *ComponentSet* の境界を、例えばチップやハードウェアの境界をまたがろうと、超える可能性があることに注意すること。

279 2.4 Performance

280 2.4.1 General

281 予想されるように、異なるプロセッサハードウェアは異なった性能特性を持つ。性能特性はマルチコア/メニーコアのハード
 282 エアでは非常に複雑になりえ、それがソフトウェア設計にとつてもない影響をもたらす。SHIM の原則はアーキテクチャの設
 283 計レベルでソフトウェアに影響する特性を捉えることであるため、そのような性能特性を含むことは本質的である（表 3）。

284

Table 3. Performance properties in SHIM

性能特性	関連する SHIM オブジェクト	説明
命令実行	<i>CommonInstructionSet</i> , <i>Instruction</i>	プロセッサ命令の実行サイクル数。命令セットは LLVM IR で記述され、特定のプロセッサアーキテクチャのサイクル数は、それらの LLVM IR 命令に関して表現される。
メモリアクセス	<i>SubSpace</i> , <i>MasterSlaveBinding</i> , <i>Accessor</i> , <i>AccessType</i>	メモリアクセスに要するプロセッササイクル数。各プロセッサコアは、読み込みや書き込み、或いはバイト、ワード、ダブルワードによるアクセス等、異なるアクセスの種類に対して異なったサイクル数を持つ。
コア間通信	<i>CommunicationSet</i> クラス	<i>InterruptCommunication</i> など、特定の <i>Communication</i> クラスに関する特定の 2 つの <i>MasterComponent</i> の接続に要するプロセッササイクル数。

285 異なるプロセッサ、メモリ、相互接続アーキテクチャの間で、重大な性能の変動があり得るため、すべての性能特性は最
286 良 (best)、典型 (typical)、最悪 (worst) の 3 種のサイクル数で表現される。非常に決定的アーキテクチャがあり、
287 ある命令の性能変化が殆どないことがあり得る。これは 3 つの値が、同じでなければ、似通った値を持つことで表現される。
288 ソフトウェアツールはこの情報を、値の偏差を調べることによってハードウェアの動的特性或いは決定性を決定するために
289 用いることが可能である。そのようなハードウェアでは、SHIM XML に基づく推定はとて正しくなりえ、誤り率は SHIM
290 ターゲットの 20%を下回る (1 桁台の誤差率になることすらあり得る)。例えば、ある命令を殆ど 2 サイクルで実行する
291 が、とある場合に 200 サイクルの時もあるといった、明確な動的性能特性を持ちうるハードウェアもある。この動的振る舞
292 いは、しばしば広範囲の投機的アルゴリズムや確率的アルゴリズムの利用に由来する。「保証」アプローチと対になっている
293 る、このような「ベストエフォート」アプローチは非常に人気であり、その傾向が続く。


294 [Software View - what is in and what is not](#) で述べるように、SHIM はソフトウェアに対して、下にあるハードウェアに対す
295 るより単純な視点を提供し、サポートされている投機的アルゴリズムや、その詳細なスペックの記述などは回避している。
296 三つ組の性能表現は、注意深く 3 つの値を並べ、下層にある様々なハードウェア機構をカプセル化することによって、その
297 動的特性に適合する窓を提供する。その結果、ハードウェア性能推定を 100%正確に達成することは、不可能でないとい
298 えば、簡単ではない。考え方は、システムアーキテクチャ設計にとって十分な性能推定の正確さを手に入れることであり、
299 残りは後のシステム開発の段階で最適化されるべきである。このアプローチは、プロジェクト進行において、システム開発
300 段階の前、例えば設計段階、において最終的なソフトウェア群が利用可能ではない時には手頃である。

301 SHIM.xml は具体的なハードウェア設定 (と、必要ならばシステムソフトウェア) について作成される。もし、例えば、
302 quantity of service (QoS) が性能特性に誤り率の目標である 20%を超えるレベルで影響を与えるものである場合、複
303 数の SHIM XML ファイルを記述するか、[Common Configuration File](#) を性能変化のために記述しなければならない。

304

305 2.4.2 Latency and Pitch

306 性能オブジェクトは 2 種類の三つ組で特徴付けられる。一つは「遅延時間」、もう一つは「ピッチ」と結びついている (図
307 6)。遅延時間、SHIM クラス用語では *Latency* は、ある処理を実行するプロセッササイクル数を示す。*Pitch* は手の込
308 んだ処理である。これは、連続して処理を実行する際の、1 歩の大きさのことで、これもプロセッササイクル数で表現される。
309 前述のとおり、現代のハードウェアは次のソフトウェアの行動が何であるかを投機する機構を持つ。例えば、メモリにアクセ
310 スする時、ハードウェアは、例え特定の「load」命令によってより小さい大きさのメモリを要求されたとしても、メモリをラインサ
311 イズで読むキャッシュを持っている。本質的に、次のメモリアドレスは前もって読むことができ、次の「load」命令が連続的な
312 アドレスに続くことが望まれる (投機的フェッチと言われている)。もしもこの投機が真であるならば、次の読み込み処理
313 はキャッシュから読むことで完了でき、より遅いメインメモリに実際のアクセスをしない。ハードウェアは他の、反復的なソフト
314 ウェアの振る舞いを利用する、すべての同様の機能をサポートしている。この動作は、似通った処理が何らかの方法で繰
315 り返し行われるときに、処理あたりの平均の実行サイクルが繰り返してない時の実行サイクル数よりも少なくなるような結
316 果をもたらす。*Pitch* はこの性能特性を明確に意味している。



317

318

Figure 6. Latency and Pitch represent the primary performance characteristics.

319 ソフトウェアツールの責務は、特定の処理が繰り返されているかを見て、*Latency* と *Pitch* の三つ組を適切に利用すること
320 である。

321 2.4.3 Using triplets




322 性能特性に影響する任意の要素は、性能変化を記述するために、「最良 (best)」、「典型 (typical)」、「最悪
323 (worst)」の三つ組を用いて表現しなければならない。これは、表 4 に例と共に記述されている。

324 なお、確率用語でいえば、典型 (typical) は平均ではなく最頻値(mode)を意味している。

325

Table 4. Using Triples

<p>Histogram</p>	<p>1つの数字である性能を記述できるような単純な場合、三つ組の表記法は明確に等しい値を3つ記述することは依然として有用である。</p> <p>例：10.0, 10.0, 10.0</p>
------------------	--

	<p>分布が2値に存在し、3値はより明確な表現の余地がある。「典型 (typical) 」値がより頻繁に発生する条件を表す。</p> <p>例：5.0, 5.0, 15.0</p>
	<p>理想的な場合に正規分布が観測される場合、「典型 (typical) 」値は平均に等しい。最良 (best) と最悪 (worst) 値は平均から標準偏差の3倍以上の値を表す。</p> <p>例：5.1, 10.0, 14.9</p>
	<p>実際の分布では、マシンの性能限界の計測値は時々非常に難しくなる。このような場合、分布の99.9%累積点（これは、正規分布における3σ点とほぼ等しい）を最悪 (worst) 値、0.1%を最良 (best) 値に採用する。典型 (typical) 値は分布の最頻値を表す。</p> <p>例：6.0, 8.5, 18.9</p>

326

327 2.5 Software View – what is in and what is not

328 [Introduction](#) で述べたとおり、ツールは SHIM を、マルチコア/メニーコアハードウェア上で動作するソフトウェア開発を手助
 329 けすることを主として用いるべきである。したがって、SHIM 仕様を定義する鍵となる戦略は、ツールが必要とする情報に
 330 限定してハードウェアを記述することである。我々はこれを「ソフトウェア視点」と呼び、「ハードウェア視点」と対を成すものと
 331 して考えている。ここで「ハードウェア視点」とは、一部のソフトウェア開発支援ツールにとって非常に重要である場合を除い
 332 て、プロセッシングコア間接続の物理的/電気的方法や、特定コアによるメモリ読み込み要求に対するルーティングに使わ
 333 れる NoC(Network on Chip)プロトコル、プロセッサパイプラインステージ数、キャッシュコヒーレンシプロトコル等に焦点をお
 334 くことを意味している。

335 ハードウェア特性を SHIM に追加することは、魅力的でかつ比較的容易であるのだが、これは SHIM XML をより複雑
 336 なものにすることとなり、スキーマを理解するのにより多くの努力を必要とし、ツールがこれらの情報を利用する努力を複雑
 337 にする。その上、最も重要なことは、SHIM XML を創出することなのである。このことが、SHIM 標準を限定的な採用に
 338 導いている。

339 **基本的な原則はアーキテクチャ設計レベルでソフトウェアに影響する特性を捉えることである。**すなわち、設計支援ツ
340 ールが SHIM を用い、SHIM XML で記述された特定のハードウェアに適したソフトウェア設計を作り出したならば、シス
341 テム開発のより後の段階においてソフトウェアアーキテクチャレベルでの変更が必要になるべきではない。

342 「ソフトウェアアーキテクチャ設計レベル」が基準線ではあるけれども、時として特定のハードウェア特性に対して必要性が
343 議論になる場合がある。経験的には、実際のユースケースが（想像可能であったとしても）導くことが出来ない場合には、
344 SHIM 仕様からは除外すべきである。

345 様々な理由で、かなりの数の潜在的なハードウェア特性が現在の仕様には含まれてこなかった。最も重要な理由の一つは、
346 除外されたハードウェア特性の種類が、既に仕様に含まれる特性の周辺だったことである。我々は発展的なアプローチを
347 採用し、まずはより基本的な特性を安定させることにした。そのようなハードウェア特性は将来のバージョンに含まれる可
348 能性はある。

349 含まれているもの選ばれた、最も基本となる特性は、トポロジ、アドレス空間、コア間通信、性能と構成設定である。

350 2.6 XML

351 SHIM インタフェースは拡張マークアップ言語（XML）を用いる。特に、SHIM XML は XML の構造を定義するために
352 XML スキーマ定義（XSD）を用いる。XSD は本質的には UML クラス定義と同じである。各 SHIM XML ファイルは
353 固有のハードウェアを表しているが、すべては SHIM XML スキーマに準じていなければならない。SHIM XML スキーマの
354 UML クラス図による表現は図 3 に示した。

355 XML スキーマは SHIM XML の構造の定義を与えているが、XML を読むパーサを用いることにより、SHIM XML の正
356 当性確認にも利用可能である。そのようなパーサは、オープンにおいても商用においても既に利用可能であり、しばしば
357 様々な種類のプログラミング言語の XML 関連ライブラリとともにバンドルされている。

358 したがって、技術的に言うと、SHIM XML スキーマ、或いは shim.xsd は、SHIM の中心的なインタフェース定義である。

359 2.6.1 Data Binding

360 XML ファイルを読むための共通の技術は、SAX 或いは DOM ライブラリを経由することである。XSD を用いると、
361 shim.xsd に対してスキーマコンパイラを実行することで、様々なプログラミング言語の選択肢に対してクラスライブラリを生
362 成することが可能である。生成されたクラスライブラリは選択されたプログラミング言語におけるすべての SHIM XML クラ
363 スを含んでおり、データを取得及び設定するメソッド或いは関数が自動的に追加される。これはツールに対して、そのプロ
364 グラム言語における通常のオブジェクトに似た方法で SHIM XML で表現されたハードウェア特性にアクセスする方法
365 を提供している。

366 2.6.2 Who Creates SHIM XML

367 ハードウェア提供者が SHIM XML を作成、提供し、それがソフトウェアツールによって使われることが期待されている。一
368 方で、ハードウェア提供者は SHIM XML を提供しないかもしれない。もしも SHIM XML がハードウェア提供者しか作
369 成できないのであれば、様々なハードウェアへの SHIM 適用に対して重大な障害となるだろう。そのため、[Reference](#)
370 [Authoring Tools](#) が仕様に加えて無償公開された。もしユーザが基本的なテクニカルリファレンスマニュアルや、シミュレー
371 タや実ハードウェア（例：評価ボード）のいずれかにアクセスできるならば、[Reference Authoring Tools](#) は、殆どのマル
372 チコア/メニーコアハードウェアの SHIM XML を 1~2 日以下で作る機会を提供する。

373 2.7 Configuration

374 2.7.1 General

375 ソフトウェアツールが必要とする、SHIM 関連の構成設定には 2 つの視点がある。1 つの視点は基本的なハードウェア特
376 性（例：クラスタ構成、コア数、メモリサイズ、プロセッサ ISA）に基づくソフトウェアツールの構成設定である。これらは静
377 的なハードウェア特性であり、ソフトウェアツールは SHIM XML ファイルを読み込み、それに応じて自分自身を構成する
378 ことができる。もう 1 つの視点は、システム設計に応じて修正することが出来る、ハードウェアの動的特性（例：クロック
379 周波数、転送アクセラレータの様々なモードや設定）の構成設定である。動的特性に対して、ツールの利用者はしばし
380 ば構成設定を入力する必要がある。したがってツールは（コマンド或いはグラフィカルな）ユーザーインターフェースを提供す
381 る必要がある。SHIM は、構成可能な属性の記述と同時にユーザーインターフェース定義に利用可能な、[Common](#)
382 [Configuration File \(CCF\)](#)とよぶ仕組みを提供している。

383 構成設定を変更することは、しばしば性能特性に影響する。そのため、CCF は特定の設定構成要素に対する選択や
384 入力値が性能特性にどのように影響を与えるかも記述することが可能である。

385 2.7.2 Common Configuration File (CCF)

386 CCF は構成可能なハードウェア要素を記述するとともに、サポートするツールに対し構成設定のユーザーインターフェースを
387 生成する標準的な方法を定義するように SHIM を拡張する。CCF は構成可能な要素を CCF XML と呼ばれる、
388 SHIM XML とは分離された XML ファイルに記述する。SHIM を使うソフトウェアツールは、この仕組みをツール内部にあ
389 る [Configuration tool user interface](#) か、別のスタンドアロンなツールを提供することによって利用可能である。SHIM
390 XML や CCF とともに構成設定ツールを実行することにより、ツール利用者による入力に応じて SHIM XML の特定の
391 場所を変更する仕組みが提供され、ツールによって自動的に変更することも可能となる。

392 SHIM XML と CCF は XPath という XML パス言語（ある XML 文書からノードを選択するクエリ言語）を経由して
393 相互に繋がっている。それに加えて、XPath は XML 文書の中身に応じて値（例：文字列、数字、あるいは論理値）
394 を計算することに使われるかもしれない。

395 ここに実際の CCF の例を示す。

```

ccf-sample-for-shim.xml
1 <?xml version="1.0" encoding="UTF-8"?>↓
2 <ConfigurationSet xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" name="CCF Sample for SHIM" xsi:noNamespac
eSchemaLocation="ccf-schema.xsd">↓
3 <DefineSet>↓
4 <Def name="@sClock" path="/SystemConfiguration/ClockFrequency/@clockValue" uri="shim_sample_data.xml"/>↓
5 <Def name="@cashSize" path="//Cache[@name='UnifiedCache_0_0']/@size" uri="shim_sample_data.xml"/>↓
6 </DefineSet>↓
7 <Configuration formType="select" name="System clockValue-Select" path="/SystemConfiguration/ClockFrequency/@clockV
alue" uri="shim_sample_data.xml">↓
8 <Item key="value" value="20.0"/>↓
9 <Item key="value" value="40.0"/>↓
10 <Item key="value" value="100.0"/>↓
11 </Configuration>↓
12 <Configuration formType="expression" name="Sample Expression" path="//MasterComponent/ClockFrequency/@clockValue
" uri="shim_sample_data.xml">↓
13 <Expression>↓
14 <description>description</description>↓
15 <Exp>@sClock * 2</Exp>↓
16 </Expression>↓
17 </Configuration>↓
18 <Configuration formType="text" name="Arch" path="//MasterComponent/@arch" uri="shim_sample_data.xml"/>↓
19 <Configuration formType="integer" name="nRegister" path="//SharedRegisterCommunication/@nRegister" uri="shim_samp
le_data.xml"/>↓
20 <Configuration formType="float" name="ClockFrequency:clockValue" path="/SystemConfiguration/ClockFrequency/@clockV
alue" uri="shim_sample_data.xml"/>↓
21 <Configuration formType="bool" name="BooleValue Sample"/>↓
22 </ConfigurationSet>↓
23 [EOF]
Unicode(UTF-8) Q 11pt


```

396

397

Figure 7. CCF example

398 この CCF は、CCF を利用できるツールで開いたとき、次のような GUI を動的に生成する（これは MCA からソースコード
399 提供されている CCF のサンプルアプリケーションである）。



400

401

Figure 8. GUI generated by CCF

402 [Common Configuration File](#)を参照すること。403

2.8 Reference Authoring Tools

404 仕様そのものに加えて、SHIM はリファレンスオーサリングツールも無償提供する。リファレンスとして、誰もが SHIM オーサ
 405 リングツールの自身のバージョンを提供することが可能である。マルチコアアソシエーション（MCA）は、SHIM Editor とい
 406 うリファレンスオーサリングツールを次の理由で提供する。

407 1. SHIM XML 適用を推進するための簡単なオーサリング

408 2. サンプル SHIM アプリケーションのソースコード提供

409

410 2.9 Roadmap

411 SHIM の最初のバージョンは基本かつ重要なハードウェア特性を含んでおり、多くのツールにとって有用だろう。しかしなが
412 ら、[Software View - what is in and what is not](#) で述べたとおり、この最初のバージョンでは網羅されてこなかった要素も
413 ある。SHIM はオープンな技術であり、より広範囲への適用が革新的な利用を巻き起こすだろう。これには仕様の拡張
414 が必要かもしれない。我々はこれらの変更をオープンにしておきたいと思っている。

415 将来の仕様に含まれることが考慮中の特性：デバッグ/トレース、電力消費、基本的な周辺機能。また、SHIM XML
416 のコンポーネント化、ハードウェアに関連したソフトウェア特性、そして XML をより小さくするためのスキーマ改良のような、
417 要素についてはここで説明しておく価値が有るだろう。

418 2.9.1 Componentization of SHIM XML

419 現在のバージョンの SHIM はスタンドアロンでなければならず、これは、SHIM XML ファイルに記載されるハードウェアプラ
420 ットフォーム（例：仮想シミュレータや実評価ボード）は実行可能でなければならないことを意味する。しかしながら、各
421 ボードに向けて専用設計されるマルチコア/メニーコアチップは稀である。したがって、同じチップがしばしば複数のボードに配
422 置される。この場合、現状では、共通のマルチコア/メニーコアチップに対する SHIM XML 記述が冗長になるとしても、そ
423 れぞれのボードに対して別々の SHIM XML ファイルを作成することになる。

424 ひとたび SHIM の利用が広まり始めれば、複数の SHIM XML ファイルにわたってファイル内部の特定のコンポーネント記
425 述を再利用することは自然である。このことは本質的に SHIM XML のコンポーネント化であり、既に次のメジャーバージ
426 ョンの SHIM において含まれることが考慮中である。一方で、対象のハードウェアに似ている既存の SHIM XML ファイル
427 をもとに新たな SHIM XML を書くことも可能である。SHIM エディタは、勿論既存の SHIM XML ファイルを編集するこ
428 とが可能である。

429 SHIM XML のコンポーネント化への課題は、*MasterComponent* のような SHIM XML クラスが、それが含まれているハ
430 ードウェアボード設計に対して不変な特性も含んでおり、特定のハードウェアボード上への搭載に依存する特性も含んで
431 いることである。この 2 つの特性は *MasterComponent* の SHIM XML を再利用するために切り離されなければならない。
432 1 つの考え方は [Common Configuration File \(CCF\)](#) を利用することであり、これにより、最終的な SHIM XML ファイル
433 もしくは CCF 内部のどこかで見つけられる他の情報に基づいて性能値を適合させることができる。

434 SHIM XML 自身のコンポーネント化に加えて、SHIM と IP-XACT を適切な場面で提携させる可能性を検討中であ
435 る。これにより、IP-XACT XML ファイルに含まれる情報を用いて半自動的に SHIM XML を記述するために、SHM オ
436 ーシングツールが IP-XACT XML ファイルをインポートできるようにする。*ComponentSet* に含まれるオブジェクトは、最
437 低でもトポロジ部分とオブジェクト名はインポート可能であるべきであり、一方で他の部分は SHIM XML に固有なもの
438 であるため、追加する必要がある。

439 2.9.2 Hardware-Related Software Properties

440 SHIM が記述するハードウェア特性に加え、OS や更にはミドルウェアといったシステムソフトウェアの特性に依存するツール
441 も存在する。例えば、並列化コンパイラなどといった並列設計支援ツールにとって OS の排他制御プリミティブ性能は、特
442 定の処理において適切なロック機構を選ぶために重要である。同様に、ツールはいくつかのメッセージ受け渡し機構の性
443 能についても知る必要があるかもしれない。現在は、この種の情報は SHIM には含まれていない。理由の一部は、異な

444 るシステムソフトウェア実装とライブラリインタフェース定義に対して、別々の SHIM XML ファイルを用意する必要があるから
445 である。将来のバージョンの SHIM はこの種の情報を網羅するよう拡張するかもしれない。

446 2.9.3 Schema Refinement for Smaller XML

447 SHIM スキーマは単純であろうとしているが、同時にホモジニアスおよびヘテロジニアスハードウェアの両方をサポートするこ
448 とを許している。これは、複数の同一クラスタ構成からなるハードウェアのように、複数の同じコンポーネントのインスタンスが
449 あるホモジニアスハードウェアの XML に対し、同じ記述の繰り返しを招く。もしもクラスタが、各クラスタが異なるプロセッサ
450 コアの構成を持つヘテロジニアスであるならば、XML の行数は変わらないが同じ記述の繰り返しにはならない。もしも
451 SHIM がスキーマ内の冗長記述を表現する機構を提供できれば、ホモジニアスなハードウェアに対する SHIM XML の
452 大きさを減らすことが出来る。[Componentization of SHIM XML](#)に加えて、このことを考慮する予定である。

453 3. SHIM Interface

454 SHIM インターフェースの主要部は SHIM XML 自身である。それゆえインターフェースを理解することは XML スキーマを
455 理解することである。基本は [SHIM Concept](#) の章に記載されており、次のグループに分かれている。

- 456 • *Enumeration*
- 457 • *SystemConfiguration*
- 458 • *ComponentSet*
- 459 • *AddressSpaceSet*
- 460 • *CommunicationSet*

461 次節以降において、上述の各グループに対するスキーマおよび記述内容が説明される。各グループに含まれるオブジェク
462 トおよび XML 要素に対し、記述内容と例が与えられる。

463 スキーマは、様々なスキーマコンパイラを用い、異なるプログラム言語に変換される。ツールやユースケースに依存して変わ
464 るため、SHIM 仕様はプログラム言語仕様を含まない。しかしながら、Java を主たる言語の一つと想定し、Java クラスの
465 SHIM API ライブラリを提供する。いくつかのユーティリティは Java による参考実装によって定義されており、SHIM クラス
466 ライブラリがプログラミングを容易にする。

467 以降では、各グループの XML 要素、属性、Java クラスライブラリへのポインタを説明する。

468 3.1 shim.xsd

469 SHIM XML スキーマファイルのことである。要素記述については以降を参照されたい。


```

470 <?xml version="1.0"?>
471 <xs:schema xmlns:xs="http://www.w3.org/2001/XMLSchema">
472   <xs:element name="ComponentSet" type="ComponentSet"/>
473   <xs:complexType name="ComponentSet">
474     <xs:sequence>
475       <xs:element name="ComponentSet" type="ComponentSet" minOccurs="0"
476       minOccurs="unbounded"/>
477       <xs:element name="SlaveComponent" type="SlaveComponent" minOccurs="0"
478       minOccurs="unbounded"/>
479       <xs:element name="MasterComponent" type="MasterComponent" minOccurs="0"
480       minOccurs="unbounded"/>
481       <xs:element name="Cache" type="Cache" minOccurs="0" maxOccurs="unbounded"/>
482     </xs:sequence>
483     <xs:attribute name="name" use="required" type="xs:string"/>
484   </xs:complexType>
485   <xs:element name="SlaveComponent" type="SlaveComponent"/>
486   <xs:complexType name="SlaveComponent">
487     <xs:annotation>
488       <xs:documentation>Memory</xs:documentation>
489     </xs:annotation>
490     <xs:sequence/>
491     <xs:attribute name="name" use="required" type="xs:string"/>
492     <xs:attribute name="id" use="required" type="xs:ID"/>
493     <xs:attribute name="size" use="required" type="xs:int"/>
494     <xs:attribute name="sizeUnit" use="required" type="SizeUnitType"/>
495     <xs:attribute name="rwType" use="required" type="RWType"/>
496   </xs:complexType>
497   <xs:element name="MasterComponent" type="MasterComponent"/>
498   <xs:complexType name="MasterComponent">
499     <xs:sequence>
500       <xs:element name="CommonInstructionSet" type="CommonInstructionSet" minOccurs="0"
501       maxOccurs="1"/>
502       <xs:element name="Cache" type="Cache" minOccurs="0" maxOccurs="unbounded"/>
503       <xs:element name="ClockFrequency" type="ClockFrequency" minOccurs="0"
504       maxOccurs="1"/>
505       <xs:element name="AccessTypeSet" type="AccessTypeSet" minOccurs="1"
506       maxOccurs="1"/>
507     </xs:sequence>
508     <xs:attribute name="name" use="required" type="xs:string"/>
509     <xs:attribute name="id" use="required" type="xs:ID"/>
510     <xs:attribute name="masterType" use="required" type="MasterType"/>
511     <xs:attribute name="arch" use="required" type="xs:string"/>
512     <xs:attribute name="archOption" use="optional" type="xs:string"/>
513     <xs:attribute name="pid" use="optional" type="xs:string"/>
514     <xs:attribute name="nThread" use="optional" type="xs:int"/>
515     <xs:attribute name="endian" use="optional" type="EndianType"/>
516   </xs:complexType>
517   <xs:simpleType name="RWType">
518     <xs:restriction base="xs:string">
519       <xs:enumeration value="RW"/>
520       <xs:enumeration value="WX"/>
521       <xs:enumeration value="RX"/>
522       <xs:enumeration value="R"/>
523       <xs:enumeration value="W"/>
524       <xs:enumeration value="X"/>
525       <xs:enumeration value="RWX"/>
526     </xs:restriction>
527   </xs:simpleType>
528   <xs:element name="AddressSpaceSet" type="AddressSpaceSet"/>
529   <xs:complexType name="AddressSpaceSet">
530     <xs:sequence>
531       <xs:element name="AddressSpace" type="AddressSpace" minOccurs="1"
532       maxOccurs="unbounded"/>
533     </xs:sequence>
534   </xs:complexType>
535   <xs:element name="AddressSpace" type="AddressSpace"/>
536   <xs:complexType name="AddressSpace">
537     <xs:sequence>
538       <xs:element name="SubSpace" type="SubSpace" minOccurs="0" maxOccurs="unbounded"/>
539     </xs:sequence>
540     <xs:attribute name="name" use="required" type="xs:string"/>
541     <xs:attribute name="id" use="required" type="xs:ID"/>
542   </xs:complexType>
543   <xs:element name="SubSpace" type="SubSpace"/>
544   <xs:complexType name="SubSpace">

```

```

545     <xs:sequence>
546         <xs:element name="MemoryConsistencyModel" type="MemoryConsistencyModel"
547 minOccurs="0" maxOccurs="unbounded"/>
548         <xs:element name="MasterSlaveBindingSet" type="MasterSlaveBindingSet"
549 minOccurs="0" maxOccurs="1"/>
550     </xs:sequence>
551     <xs:attribute name="name" use="required" type="xs:string"/>
552     <xs:attribute name="id" use="required" type="xs:ID"/>
553     <xs:attribute name="start" use="required" type="xs:long"/>
554     <xs:attribute name="end" use="required" type="xs:long"/>
555     <xs:attribute name="endian" use="optional" type="EndianType"/>
556 </xs:complexType>
557 <xs:simpleType name="MasterType">
558     <xs:restriction base="xs:string">
559         <xs:enumeration value="PU">
560             <xs:annotation>
561                 <xs:documentation>Processing Unit</xs:documentation>
562             </xs:annotation>
563         </xs:enumeration>
564         <xs:enumeration value="TU">
565             <xs:annotation>
566                 <xs:documentation>Transfferer Unit</xs:documentation>
567             </xs:annotation>
568         </xs:enumeration>
569         <xs:enumeration value="OTHER"/>
570     </xs:restriction>
571 </xs:simpleType>
572 <xs:element name="Instruction" type="Instruction"/>
573 <xs:complexType name="Instruction">
574     <xs:sequence>
575         <xs:element name="Performance" type="Performance" minOccurs="1" maxOccurs="1"/>
576     </xs:sequence>
577     <xs:attribute name="name" use="required" type="xs:string"/>
578 </xs:complexType>
579 <xs:element name="InterruptCommunication" type="InterruptCommunication"/>
580 <xs:complexType name="InterruptCommunication">
581     <xs:complexContent>
582         <xs:extension base="AbstractCommunication">
583             <xs:sequence/>
584         </xs:extension>
585     </xs:complexContent>
586 </xs:complexType>
587 <xs:element name="Latency" type="Latency"/>
588 <xs:complexType name="Latency">
589     <xs:complexContent>
590         <xs:extension base="AbstractPerformance">
591             <xs:sequence/>
592         </xs:extension>
593     </xs:complexContent>
594 </xs:complexType>
595 <xs:element name="AbstractPerformance" type="AbstractPerformance"/>
596 <xs:complexType name="AbstractPerformance" abstract="true">
597     <xs:sequence/>
598     <xs:attribute name="best" use="optional" type="xs:float"/>
599     <xs:attribute name="typical" use="required" type="xs:float"/>
600     <xs:attribute name="worst" use="optional" type="xs:float"/>
601 </xs:complexType>
602 <xs:element name="Pitch" type="Pitch"/>
603 <xs:complexType name="Pitch">
604     <xs:complexContent>
605         <xs:extension base="AbstractPerformance">
606             <xs:sequence/>
607         </xs:extension>
608     </xs:complexContent>
609 </xs:complexType>
610 <xs:element name="MasterSlaveBinding" type="MasterSlaveBinding"/>
611 <xs:complexType name="MasterSlaveBinding">
612     <xs:sequence>
613         <xs:element name="Accessor" type="Accessor" minOccurs="1" maxOccurs="unbounded"/>
614     </xs:sequence>
615     <xs:attribute name="slaveComponentRef" use="required" type="xs:IDREF"/>
616 </xs:complexType>
617 <xs:element name="CommunicationSet" type="CommunicationSet"/>
618 <xs:complexType name="CommunicationSet">
619     <xs:sequence>

```

```

620         <xs:element name="SharedRegisterCommunication" type="SharedRegisterCommunication"
621 minOccurs="0" maxOccurs="unbounded"/>
622         <xs:element name="SharedMemoryCommunication" type="SharedMemoryCommunication"
623 minOccurs="0" maxOccurs="unbounded"/>
624         <xs:element name="EventCommunication" type="EventCommunication" minOccurs="0"
625 maxOccurs="unbounded"/>
626         <xs:element name="FIFOCommunication" type="FIFOCommunication" minOccurs="0"
627 maxOccurs="unbounded"/>
628         <xs:element name="InterruptCommunication" type="InterruptCommunication"
629 minOccurs="0" maxOccurs="unbounded"/>
630     </xs:sequence>
631 </xs:complexType>
632 <xs:element name="AbstractCommunication" type="AbstractCommunication"/>
633 <xs:complexType name="AbstractCommunication" abstract="true">
634     <xs:sequence>
635         <xs:element name="ConnectionSet" type="ConnectionSet" minOccurs="0"
636 maxOccurs="1"/>
637     </xs:sequence>
638     <xs:attribute name="name" use="required" type="xs:string"/>
639 </xs:complexType>
640 <xs:element name="Connection" type="Connection"/>
641 <xs:complexType name="Connection">
642     <xs:sequence>
643         <xs:element name="Performance" type="Performance" minOccurs="0"
644 maxOccurs="unbounded"/>
645     </xs:sequence>
646     <xs:attribute name="from" use="required" type="xs:IDREF">
647         <xs:annotation>
648             <xs:documentation>Reference to the instance of
649 MasterComponent</xs:documentation>
650         </xs:annotation>
651     </xs:attribute>
652     <xs:attribute name="to" use="required" type="xs:IDREF">
653         <xs:annotation>
654             <xs:documentation>Reference to the instance of
655 MasterComponent</xs:documentation>
656         </xs:annotation>
657     </xs:attribute>
658 </xs:complexType>
659 <xs:element name="PerformanceSet" type="PerformanceSet"/>
660 <xs:complexType name="PerformanceSet">
661     <xs:sequence>
662         <xs:element name="Performance" type="Performance" minOccurs="0"
663 maxOccurs="unbounded"/>
664     </xs:sequence>
665 </xs:complexType>
666 <xs:element name="FIFOCommunication" type="FIFOCommunication"/>
667 <xs:complexType name="FIFOCommunication">
668     <xs:complexContent>
669         <xs:extension base="AbstractCommunication">
670             <xs:sequence/>
671             <xs:attribute name="dataSize" use="required" type="xs:int"/>
672             <xs:attribute name="dataSizeUnit" use="optional" type="SizeUnitType"/>
673             <xs:attribute name="queueSize" use="required" type="xs:int"/>
674         </xs:extension>
675     </xs:complexContent>
676 </xs:complexType>
677 <xs:element name="CommonInstructionSet" type="CommonInstructionSet"/>
678 <xs:complexType name="CommonInstructionSet">
679     <xs:sequence>
680         <xs:element name="Instruction" type="Instruction" minOccurs="1"
681 maxOccurs="unbounded"/>
682     </xs:sequence>
683     <xs:attribute name="name" use="required" type="xs:string"/>
684 </xs:complexType>
685 <xs:element name="Cache" type="Cache"/>
686 <xs:complexType name="Cache">
687     <xs:sequence>
688         <xs:element name="cacheRef" type="xs:IDREF" minOccurs="0" maxOccurs="unbounded"/>
689     </xs:sequence>
690     <xs:attribute name="name" use="required" type="xs:string"/>
691     <xs:attribute name="id" use="required" type="xs:ID"/>
692     <xs:attribute name="cacheType" use="required" type="CacheType">
693         <xs:annotation>
694             <xs:documentation>soft / hard</xs:documentation>

```

```

695         </xs:annotation>
696     </xs:attribute>
697     <xs:attribute name="cacheCoherency" use="required" type="CacheCoherencyType" />
698     <xs:attribute name="size" use="required" type="xs:int" />
699     <xs:attribute name="sizeUnit" use="required" type="SizeUnitType" />
700     <xs:attribute name="nWay" use="optional" type="xs:int" />
701     <xs:attribute name="lineSize" use="optional" type="xs:int" />
702     <xs:attribute name="lockDownType" use="optional" type="LockDownType" />
703 </xs:complexType>
704 <xs:element name="SystemConfiguration" type="SystemConfiguration" />
705 <xs:complexType name="SystemConfiguration">
706     <xs:sequence>
707         <xs:element name="ComponentSet" type="ComponentSet" minOccurs="1" maxOccurs="1" />
708         <xs:element name="CommunicationSet" type="CommunicationSet" minOccurs="0"
709 maxOccurs="1" />
710         <xs:element name="AddressSpaceSet" type="AddressSpaceSet" minOccurs="0"
711 maxOccurs="1" />
712         <xs:element name="ClockFrequency" type="ClockFrequency" minOccurs="1"
713 maxOccurs="1" />
714     </xs:sequence>
715     <xs:attribute name="name" use="required" type="xs:string" />
716     <xs:attribute name="shimVersion" use="required" type="xs:string" />
717 </xs:complexType>
718 <xs:element name="ConnectionSet" type="ConnectionSet" />
719 <xs:complexType name="ConnectionSet">
720     <xs:sequence>
721         <xs:element name="Connection" type="Connection" minOccurs="1"
722 maxOccurs="unbounded" />
723     </xs:sequence>
724 </xs:complexType>
725 <xs:simpleType name="CacheCoherencyType">
726     <xs:restriction base="xs:string">
727         <xs:enumeration value="SOFT" />
728         <xs:enumeration value="HARD" />
729     </xs:restriction>
730 </xs:simpleType>
731 <xs:element name="MemoryConsistencyModel" type="MemoryConsistencyModel" />
732 <xs:complexType name="MemoryConsistencyModel">
733     <xs:sequence />
734     <xs:attribute name="rawOrdering" use="optional" type="OrderingType">
735         <xs:annotation>
736             <xs:documentation>Read After Write</xs:documentation>
737         </xs:annotation>
738     </xs:attribute>
739     <xs:attribute name="warOrdering" use="optional" type="OrderingType">
740         <xs:annotation>
741             <xs:documentation>Write After Read</xs:documentation>
742         </xs:annotation>
743     </xs:attribute>
744     <xs:attribute name="wawOrdering" use="optional" type="OrderingType">
745         <xs:annotation>
746             <xs:documentation>Write After Write</xs:documentation>
747         </xs:annotation>
748     </xs:attribute>
749     <xs:attribute name="rarOrdering" use="optional" type="OrderingType" />
750 </xs:complexType>
751 <xs:simpleType name="OrderingType">
752     <xs:restriction base="xs:string">
753         <xs:enumeration value="ORDERD" />
754         <xs:enumeration value="UNORDERD" />
755     </xs:restriction>
756 </xs:simpleType>
757 <xs:simpleType name="EndianType">
758     <xs:restriction base="xs:string">
759         <xs:enumeration value="LITTLE" />
760         <xs:enumeration value="BIG" />
761     </xs:restriction>
762 </xs:simpleType>
763 <xs:element name="SharedRegisterCommunication" type="SharedRegisterCommunication" />
764 <xs:complexType name="SharedRegisterCommunication">
765     <xs:complexContent>
766         <xs:extension base="AbstractCommunication">
767             <xs:sequence />
768             <xs:attribute name="dataSize" use="required" type="xs:int" />
769             <xs:attribute name="dataSizeUnit" use="required" type="SizeUnitType" />

```

```

770         <xs:attribute name="nRegister" use="required" type="xs:int"/>
771     </xs:extension>
772 </xs:complexContent>
773 </xs:complexType>
774 <xs:element name="SharedMemoryCommunication" type="SharedMemoryCommunication"/>
775 <xs:complexType name="SharedMemoryCommunication">
776     <xs:complexContent>
777         <xs:extension base="AbstractCommunication">
778             <xs:sequence/>
779             <xs:attribute name="operationType" use="optional" type="OperationType"/>
780             <xs:attribute name="dataSize" use="optional" type="xs:int"/>
781             <xs:attribute name="dataSizeUnit" use="optional" type="SizeUnitType"/>
782             <xs:attribute name="addressSpaceRef" use="optional" type="xs:IDREF"/>
783             <xs:attribute name="subSpaceRef" use="optional" type="xs:IDREF"/>
784         </xs:extension>
785     </xs:complexContent>
786 </xs:complexType>
787 <xs:element name="EventCommunication" type="EventCommunication"/>
788 <xs:complexType name="EventCommunication">
789     <xs:complexContent>
790         <xs:extension base="AbstractCommunication">
791             <xs:sequence/>
792         </xs:extension>
793     </xs:complexContent>
794 </xs:complexType>
795 <xs:element name="ClockFrequency" type="ClockFrequency"/>
796 <xs:complexType name="ClockFrequency">
797     <xs:sequence minOccurs="1"/>
798     <xs:attribute name="clockValue" use="required" type="xs:float"/>
799 </xs:complexType>
800 <xs:element name="Accessor" type="Accessor"/>
801 <xs:complexType name="Accessor">
802     <xs:sequence>
803         <xs:element name="PerformanceSet" type="PerformanceSet" minOccurs="0"
804 maxOccurs="unbounded"/>
805     </xs:sequence>
806     <xs:attribute name="masterComponentRef" use="required" type="xs:IDREF"/>
807 </xs:complexType>
808 <xs:element name="AccessType" type="AccessType"/>
809 <xs:complexType name="AccessType">
810     <xs:sequence minOccurs="1"/>
811     <xs:attribute name="name" use="required" type="xs:string"/>
812     <xs:attribute name="id" use="required" type="xs:ID"/>
813     <xs:attribute name="rwType" use="optional" type="RWType"/>
814     <xs:attribute name="accessByteSize" use="optional" type="xs:int"/>
815     <xs:attribute name="alignmentByteSize" use="optional" type="xs:int"/>
816     <xs:attribute name="nBurst" use="optional" type="xs:int"/>
817 </xs:complexType>
818 <xs:element name="MasterSlaveBindingSet" type="MasterSlaveBindingSet"/>
819 <xs:complexType name="MasterSlaveBindingSet">
820     <xs:sequence>
821         <xs:element name="MasterSlaveBinding" type="MasterSlaveBinding" minOccurs="1"
822 maxOccurs="unbounded"/>
823     </xs:sequence>
824 </xs:complexType>
825 <xs:simpleType name="CacheType">
826     <xs:restriction base="xs:string">
827         <xs:enumeration value="DATA"/>
828         <xs:enumeration value="INSTRUCTION"/>
829         <xs:enumeration value="UNIFIED"/>
830     </xs:restriction>
831 </xs:simpleType>
832 <xs:element name="Performance" type="Performance"/>
833 <xs:complexType name="Performance">
834     <xs:sequence>
835         <xs:element name="Pitch" type="Pitch" minOccurs="1" maxOccurs="1"/>
836         <xs:element name="Latency" type="Latency" minOccurs="1" maxOccurs="1"/>
837     </xs:sequence>
838     <xs:attribute name="accessTypeRef" use="optional" type="xs:IDREF"/>
839 </xs:complexType>
840 <xs:element name="AccessTypeSet" type="AccessTypeSet"/>
841 <xs:complexType name="AccessTypeSet">
842     <xs:sequence minOccurs="1" maxOccurs="1">
843         <xs:element name="AccessType" type="AccessType" minOccurs="1"
844 maxOccurs="unbounded"/>

```

```

845     </xs:sequence>
846 </xs:complexType>
847 <xs:simpleType name="SizeUnitType">
848   <xs:restriction base="xs:string">
849     <xs:enumeration value="KiB"/>
850     <xs:enumeration value="B"/>
851     <xs:enumeration value="GiB"/>
852     <xs:enumeration value="MiB"/>
853     <xs:enumeration value="TiB"/>
854   </xs:restriction>
855 </xs:simpleType>
856 <xs:simpleType name="LockDownType">
857   <xs:restriction base="xs:string">
858     <xs:enumeration value="LINE"/>
859     <xs:enumeration value="NONE"/>
860     <xs:enumeration value="WAY"/>
861   </xs:restriction>
862 </xs:simpleType>
863 <xs:simpleType name="OperationType">
864   <xs:restriction base="xs:string">
865     <xs:enumeration value="TAS">
866       <xs:annotation>
867         <xs:documentation>Test and Set</xs:documentation>
868       </xs:annotation>
869     </xs:enumeration>
870     <xs:enumeration value="LLSC">
871       <xs:annotation>
872         <xs:documentation>Load Link/Store Conditional</xs:documentation>
873       </xs:annotation>
874     </xs:enumeration>
875     <xs:enumeration value="CAX">
876       <xs:annotation>
877         <xs:documentation>Compare and Exchange</xs:documentation>
878       </xs:annotation>
879     </xs:enumeration>
880     <xs:enumeration value="OTHER"/>
881   </xs:restriction>
882 </xs:simpleType>
883 </xs:schema>


```

884 3.2 Conventions

- 885 • インターフェースは [Enumeration](#), [SystemConfiguration](#), [ComponentSet](#), [AddressSpaceSet](#), [CommunicationSet](#).
- 886 にグループ化される。各グループでは **SCHEMA** と **DESCRIPTION** が記載される。
- 887 • 各グループは、別々の小節においてオブジェクトが記述される。その中では **DESCRIPTION** と **EXAMPLE** が記
- 888 載される。
- 889 • オブジェクトと属性が**太字** で記載され、型は**斜字**で記載される。

890 3.3 Enumeration

891 SCHEMA



892

893 DESCRIPTION

894 Enumeration は SHIM オブジェクト属性において使われる様々な定数を定義する特別なグループである。オブジェクトは
 895 いくつかの属性において定数を使う。属性がある enumeration を値として取る時、その属性タイプには使用する
 896 enumeration タイプが記載される。

897 定義されている enumeration タイプを以下に記述する。

- 898 • **MasterType** は *MasterComponent* のタイプを示す。値は PU (Processor Unit, 例えば CPU), TU (Transfer
 899 Unit, 例えば DMA), OTHER のいずれかである。
- 900 • **EndianType** はエンディアン、すなわち byte-order を示す。
- 901 • **LockDownType** はサポートされているキャッシュ lockdown 処理の種類を示す。可能な値は LINE (line-
 902 lockdown), WAY (way-lockdown), and NONE (サポート無)のいずれかである。
- 903 • **CacheCoherencyType** s はサポートされているキャッシュ一貫性機構を示す。可能な値は HARD (ハードウェアベ
 904 ースの一貫性支援) または SOFT (ソフトウェアベースの一貫性支援) である。
- 905 • **OrderingType** はサポートされているメモリコンシステンシモデルを示す。可能な値は ORDERED (ordered
 906 memory consistency) または UNORDERED (unordered memory consistency) である。
- 907 • **RWType** はメモリアクセスの種類を示す。可能な値は R (read), W (write), X (execute), RW (R かつ W), RWX
 908 (R, W, X すべて), WX (W かつ X), and RX (R かつ X) である。

- 909 • **CacheType** はキャッシュの種別を示す。可能な値は DATA (データキャッシュ) , INSTRUCTION (命令キャッシュ)
910 ュ) , UNIFIED (統合キャッシュ) である。
- 911 • **SizeUnitType** はデータサイズとして記載される数値の単位を示す。可能な値は B (byte), KiB (kilo binary byte),
912 MiB (binary byte), GiB (giga binary byte), TiB (tera binary byte)である。
- 913 • **OperationType** は共有メモリ通信種別を示す。可能な値は TAS (Test and Set), LLSC (Load-link/Store
914 Conditional), CAX (Compare and Exchange), OTHER (その他) である。


915 **EXAMPLE**

916 これらの値を用いた例については次節以降を参照されたい。

917

918 **3.4 SystemConfiguration**919 **SCHEMA**

920



921

922 **DESCRIPTION**923 *SystemConfiguration* は root オブジェクトである。すべての SHIM XML は root としてこのオブジェクトを持つ。

- 924 • **SystemConfiguration** (必須): root オブジェクト。String 型の名前、一つの *ComponentSet*、一つの
925 *ClockFrequency*、0 組以上の *AddressSpaceSet* と *CommunicationSet* を持つ。
- 926 • **name** (必須; type: *string*): この SHIM 記述の名前。
- 927 • **shim Version** (必須; type: *string*): SHIM インターフェース仕様のバージョン。本仕様書の SHIM バージョンは
928 “1.0”である。後ろにマイナーリビジョン番号をつけてもよい (例“1.0.1”)。
- 929 • [ComponentSet](#)、[AddressSpaceSet](#)、[CommunicationSet](#) を参照。

930 **EXAMPLE**

```

931 <SystemConfiguration name="System" shimVersion="1.0">
932   <ComponentSet name="Cluster_0">
933     </ComponentSet>
934   <CommunicationSet>
935     </CommunicationSet>
936   <AddressSpaceSet>
937     </AddressSpaceSet>
938   <ClockFrequency clockValue="1.0E8" />
939 </SystemConfiguration>
  
```

940 **3.5 ClockFrequency**941 **DESCRIPTION**942 *ClockFrequency*: 後に続くオブジェクトや属性に対するシステムクロック周波数。

943 • **clockValue** (必須; type *float*): クロック周波数 (単位 : Hz)


944 • **EXAMPLE**

945 [SystemConfiguration](#) 参照

946

947 3.6 ComponentSet

948 SCHEMA



949

950 DESCRIPTION

951 *ComponentSet* はハードウェアコンポーネントに対するトポロジ記述の root である。 **name** (必須)属性を持つ。

952 *MasterComponent*, *Cache*, *SlaveComponent*, 他の *ComponentSet* を持つことができる。

953 3.6.1 MasterComponent

954 DESCRIPTION

955 *MasterComponent* はプロセッサコア、アクセラレータ (DMA アクセラレータを含む), その他マスタとなり得るすべての種類
956 のコンポーネントである。 次のオブジェクト、属性を持つ。

-
- 957 • **AccessTypeSet** (必須): [AccessTypeSet](#) 参照。
 - 958 • **CommonInstructionSet** (任意): [CommonInstructionSet](#) 参照。
 - 959 • **name** (必須; type *string*): オブジェクトの名前。ハードウェアリファレンスマニュアルと同じテキスト名を使うべきである。
 - 960 • **id** (必須; type *ID*): オブジェクトの ID。
 - 961 • **masterType** (必須): マスタの種類。型は *MasterType*。
 - 962 • **arch** (必須; type *string*): はアーキテクチャの名前を記載する。主にプロセッサの命令セットアーキテクチャの記述を
963 意図している。アーキテクチャリファレンスマニュアルやそれに類する文書に一般的に記載されている、公式に ISA を
964 認識できる名前を使うことを勧める。
 - 965 • **archOption** (任意): 追加のアーキテクチャ属性。
 - 966 • **pid** (任意): この *MasterComponent* の ID。複数コアが存在するときに、この *MasterComponent* を識別するた
967 めのプロセッサ ID として使われることを意図している。プロセッサ ID の識別方法は様々な方法があり得るが、ここでは
968 アーキテクチャリファレンスマニュアルに使われている方法に従うべきである。ID は整数値でない場合もあり得るので、
969 *string* 型としている。
 - 970 • **nChannel** (任意; type *int*): チャンネル数を記載する。**masterType** が **TU** である場合に DMA のチャンネル数を記
971 載することを想定している。
 - 972 • **nThread** (任意; type *int*): ハードウェアスレッドをサポートするプロセッサにおいてハードウェアスレッド数を記載する。
 - 973 • **translation** (任意; type *string*): MMU のようなアドレス変換機構の有無を記載する。
 - 974 • **protection** (任意; type *string*): メモリ保護機能を持つプロセッサにおいて、保護の種別を記載する。
 - 975 • **endian** (任意; type *EndianType*): オブジェクトのエンディアン種類。

976 **EXAMPLE**

```

977 <MasterComponent name="Core_0_0_0" id="SHIMEDITOR25331849408820141005130142974" masterType="PU"
978   arch="Generic" archOption="" pid="16" nChannel="16" nThread="1" endian="LITTLE">
979   <CommonInstructionSet name="LLVM Instructions">
980     <Instruction name="ret">
981       <Performance>
982         <Pitch best="10.0" typical="10.0" worst="10.0"/>
983         <Latency best="10.0" typical="10.0" worst="10.0"/>
984       </Performance>
985     </Instruction>
986     ...
987   </CommonInstructionSet>
988   <Cache name="UnifiedCache_0_0_0" id="SHIMEDITOR8622411901820141005130145548"
989     cacheType="UNIFIED" cacheCoherency="SOFT" size="64" sizeUnit="KiB" nWay="16" lineSize="128"
990     lockDownType="LINE"/>
991   <ClockFrequency clockValue="0.0"/>
992   <AccessTypeSet>
993     <AccessType name="AT_0_0_0_0" id="SHIMEDITOR27237422393120141005130145551" rwType="R"
994     accessByteSize="4" alignmentByteSize="4" nBurst="8"/>
995     ...
996   </AccessTypeSet>
997 </MasterComponent>

```

998 **3.6.2 SlaveComponent**999 **DESCRIPTION**

1000 *SlaveComponent* はメモリのようなスレーブとなるコンポーネントを記載する。以下のオブジェクト、属性を持つ。

- 1001 • **name** (必須; type *string*): オブジェクトの名前。
- 1002 • **id** (必須; type *ID*): オブジェクトの ID。
- 1003 • **size** (必須; type *int*): メモリのサイズ。
- 1004 • **sizeUnit** (必須; type *SizeUnitType*): 上記 **size** の単位。
- 1005 • **rwType** (必須; type *RWType*): メモリの read/write 属性。

1006 **EXAMPLE**

```

1007 <SlaveComponent name="Memory_0_0_0" id="SHIMEDITOR8181774865020141005130142975" size="128"
1008   sizeUnit="KiB" rwType="RW"/>

```

1009 **3.6.3 Cache**1010 **DESCRIPTION**

1011 ここではキャッシュを記述する。以下のオブジェクト、属性を持つ。

- 1012 • **cacheRef** (任意; type *IDREF*): **MasterComponent** から 1 レベル遠い **Cache** の **id** を記載する。
- 1013 • **name** (必須; type *string*): オブジェクトの名前。
- 1014 • **id** (必須; type *ID*): オブジェクトの ID。
- 1015 • **cacheType** (必須; type *CacheType*): キャッシュの種別。

- 1016 • **cacheCoherency** (必須; type *CacheCoherencyType*): キャッシュ一貫性機構の種類。
- 1017 • **size** (必須; type *int*): キャッシュのサイズ。
- 1018 • **sizeUnit** (必須; type *SizeUnitType*): 上記 **size** の単位。
- 1019 • **nWay** (任意; type *int*): キャッシュウェイ数。
- 1020 • **lineSize** (任意; type *int*): キャッシュ 1 ラインのサイズ。
- 1021 • **lockDownType** (任意; type *LockDownType*): サポートされる lockdown 処理の種類。

1022 EXAMPLE

```
1023 <Cache name="UnifiedCache_0_0_0" id="SHIMEDITOR8622411901820141005130145548"
1024 cacheType="UNIFIED" cacheCoherency="SOFT" size="64" sizeUnit="KiB" nWay="16" lineSize="128"
1025 lockDownType="LINE" />
```

1026 3.6.4 AccessTypeSet

1027 DESCRIPTION

1028 一つ以上の [AccessType](#) をセットにする。次のようなオブジェクト、属性を持つ。

- 1029 • **AccessType** (必須): [AccessType](#) 参照。

1030 EXAMPLE

```
1031 <AccessTypeSet>
1032   <AccessType name="AT_0_0_0" id="SHIMEDITOR27237422393120141005130145551" rwType="R"
1033   accessByteSize="4" alignmentByteSize="4" nBurst="8" />
1034   <AccessType name="AT_0_0_1" id="SHIMEDITOR29805129821320141005130145552" rwType="R"
1035   accessByteSize="8" alignmentByteSize="8" nBurst="8" />
1036 </AccessTypeSet>
```

1037 3.6.5 AccessType

1038 DESCRIPTION

1039 アクセスに関する属性を記述する。メモリアクセスを意図しているがそれに限定しているわけではない。次のようなオブジェクト、属性を持つ。

- 1041 • **name** (必須; type *string*): オブジェクトの名前。
- 1042 • **id** (必須; type *ID*): オブジェクトの ID。
- 1043 • **rwType** (任意; type *RWType*): アクセス種別を記載する。
- 1044 • **accessByteSize** (任意; type *int*): アクセスのデータサイズを記載する。(単位: byte)
- 1045 • **alignmentByteSize** (任意; type *int*): アクセスのアラインメント制約を記載する。(単位: byte)

- 1046 • **nBurst** (任意; type *int*): バース長を記載する。バースサイズは `accessByteSize` とする。`masterType=FU` を想
1047 定している。

1048 EXAMPLE

1049 See [AccessTypeSet](#).

1050 3.6.6 CommonInstructionSet

1051 DESCRIPTION

1052 このオブジェクトには [MasterComponent](#) においてサポートされる命令を表す [Instruction](#) の集合を記載する。XML スキ
1053 ーマには陽に書かれていないが、常に LLVM 命令セット²を記載する必要があり、必要ならば拡張することもできる。
1054 LLVM 命令セットの各命令は、[MasterComponent](#) の命令もしくは命令列に対応する。次のオブジェクトもしくは属性を
1055 持つ。

- 1056 • **Instruction** (必須): [Instruction](#) 参照
- 1057 • **name** (必須; type *string*): オブジェクトの名前。

1058 EXAMPLE

```
1059 1. <CommonInstructionSet name="LLVM Instructions">
1060   <Instruction name="ret">
1061     <Performance>
1062       <Pitch best="10.0" typical="10.0" worst="10.0"/>
1063       <Latency best="10.0" typical="10.0" worst="10.0"/>
1064     </Performance>
1065   </Instruction>
1066   <Instruction name="br">
1067     <Performance>
1068       <Pitch best="10.0" typical="10.0" worst="10.0"/>
1069       <Latency best="10.0" typical="10.0" worst="10.0"/>
1070     </Performance>
1071   </Instruction>
1072   ...
1073   <Instruction name="landingpad">
1074     <Performance>
1075       <Pitch best="10.0" typical="10.0" worst="10.0"/>
1076       <Latency best="10.0" typical="10.0" worst="10.0"/>
1077     </Performance>
1078   </Instruction>
1079 </CommonInstructionSet>
```

1080 3.6.7 Instruction

1081 DESCRIPTION

1082 命令を記載する。次のオブジェクトもしくは属性を持つ。

- 1083 • **Performance** (必須): [Performance](#) 参照。
- 1084 • **name** (必須; type *string*): オブジェクトの名前。

² <http://llvm.org/docs/LangRef.html#instruction-reference>

1085 **EXAMPLE**

1086 [CommonInstructionSet](#) 参照。

1087 **3.6.8 Performance**1088 **DESCRIPTION**

1089 性能について記載する。次のオブジェクトもしくは属性を持つ。

- 1090 • **Latency** (必須): [Latency](#) 参照。
- 1091 • **Pitch** (必須): [Pitch](#) 参照。
- 1092 • **accessTypeRef** (任意; type *IDREF*) [AccessType](#) *id* への参照。メモリアクセス性能を記述する際に使うことを想
1093 定している。

1094 **EXAMPLE**

1095 [CommonInstructionSet](#) 参照。

1096 **3.6.9 Latency**1097 **DESCRIPTION**

1098 次のオブジェクトもしくは属性を持つ。 [Latency and Pitch](#) を参照されたい。

- 1099 • **best** (任意; type *float*): 最良(best)ケースのプロセッササイクル数。
- 1100 • **typical** (必須; type *float*): 典型(typical)ケースのプロセッササイクル数。
- 1101 • **worst** (任意; type *float*): 最悪(worst)ケースのプロセッササイクル数。

1102 **EXAMPLE**

1103 [CommonInstructionSet](#) 参照。

1104 **3.6.10 Pitch**1105 **DESCRIPTION**

1106 次のオブジェクトもしくは属性を持つ。


- 1107 • **best** (任意; type *float*): 最良(best)ケースのプロセッササイクル数。
- 1108 • **typical** (必須; type *float*): 典型(typical)ケースのプロセッササイクル数。
- 1109 • **worst** (任意; type *float*): 最悪(worst)ケースのプロセッササイクル数。

1110 EXAMPLE

1111 [CommonInstructionSet](#) 参照。

1112 3.7 AddressSpaceSet

1113 SCHEMA



1114

1115 DESCRIPTION

1116 *AddressSpaceSet* にはメモリアドレス空間の構成、および *MasterComponent* と *SlaveComponent* との対応関係について
 1117 記載する。

1118 3.7.1 AddressSpace

1119 DESCRIPTION

1120 次のオブジェクトもしくは属性を持つ。

- 1121 • **SubSpace** (任意): [SubSpace](#) 参照。
- 1122 • **name** (必須; type *string*): オブジェクトの名前。
- 1123 • **id** (必須; type *ID*): オブジェクトの ID。

1124 EXAMPLE

```

1125 <AddressSpaceSet>
1126   <AddressSpace name="AS_0_0" id="SHIMEDITOR22375265206920141005130143354">
1127     <SubSpace name="SS_0_0_0" id="SHIMEDITOR9140938132320141005130143355" start="0" end="128"
1128     endian="LITTLE">
1129       <MemoryConsistencyModel rawOrdering="ORDERD" warOrdering="ORDERD" wawOrdering="ORDERD"
1130       rarOrdering="ORDERD" />
1131       <MasterSlaveBindingSet>
1132         <MasterSlaveBinding slaveComponentRef="SHIMEDITOR8181774865020141005130142975">
1133           <Accessor masterComponentRef="SHIMEDITOR25331849408820141005130142974">
1134             <PerformanceSet>
1135               <Performance accessTypeRef="SHIMEDITOR27237422393120141005130145551">
1136                 <Pitch best="10.0" typical="10.0" worst="10.0"/>
1137                 <Latency best="10.0" typical="10.0" worst="10.0"/>
1138               </Performance>
1139               <Performance accessTypeRef="SHIMEDITOR29805129821320141005130145552">
1140                 <Pitch best="10.0" typical="10.0" worst="10.0"/>
1141                 <Latency best="10.0" typical="10.0" worst="10.0"/>
1142               </Performance>
1143             </Accessor>
1144             ...
1145           </MasterSlaveBinding>
1146           ...
1147         </MasterSlaveBindingSet>
1148       </SubSpace>
1149     ...
1150   </AddressSpace>
1151   ...
1152 </AddressSpaceSet>

```

1153 3.7.2 SubSpace

1154 DESCRIPTION

1155 このオブジェクトでは *AddressSpace* における一つの区間について記載する。次のオブジェクトもしくは属性を持つ。

- 1156 • **MasterSlaveBindingSet** (必須): [MasterSlaveBindingSet](#) 参照。
- 1157 • **MemoryConsistencyModel** (必須): [MemoryConsistencyModel](#) 参照。
- 1158 • **name** (必須; type *string*): オブジェクトの名前。
- 1159 • **id** (必須; type *ID*): オブジェクトの ID。
- 1160 • **start** (必須; type *long*): 開始アドレス。
- 1161 • **end** (必須; type *long*): 終了アドレス。
- 1162 • **endian** (任意; type *EndianType*): エンディアン。

1163 **EXAMPLE**

1164 [AddressSpace](#) 参照。

1165 3.7.3 MemoryConsistencyModel

1166 **DESCRIPTION**

1167 次のオブジェクトもしくは属性を持つ。

- 1168 • **rawOrdering** (任意; type *OrderingType*): read-after-write アクセスにおけるメモリアーダリングを記載する。
- 1169 • **warOrdering** (任意; type *OrderingType*): write-after-read アクセスにおけるメモリアーダリングを記載する。
- 1170 • **wawOrdering** (任意; type *OrderingType*): write-after-write アクセスにおけるメモリアーダリングを記載する。
- 1171 • **rarOrdering** (任意; type *OrderingType*): read-after-read アクセスにおけるメモリアーダリングを記載する。

1172 **EXAMPLE**

1173 [AddressSpace](#) 参照。

1174 3.7.4 MasterSlaveBindingSet

1175 **DESCRIPTION**

1176 次のオブジェクトもしくは属性を持つ。

- 1177 • **MasterSlaveBinding** (必須): [MasterSlaveBinding](#) 参照。

1178 **EXAMPLE**

1179 [AddressSpace](#) 参照。

1180 3.7.5 MasterSlaveBinding

1181 **DESCRIPTION**

1182 *MasterComponent* と *SlaveComponent* との対応付けを記載する。次のオブジェクトもしくは属性を持つ。

- 1183 • **Accessor** (必須): [Accessor](#) 参照。
- 1184 • **slaveComponentRef** (必須; type *IDREF*): *SlaveComponent* の **id** を記載する。

1185 **EXAMPLE**

1186 [AddressSpace](#) 参照。

1187 3.7.6 Accessor

1188 **DESCRIPTION**

1189 次のオブジェクトもしくは属性を持つ。

1190 • **PerformanceSet** (任意): [PerformanceSet](#) 参照。

1191 • **masterComponentRef** (必須; type *IDREF*): *MasterComponent* の **id** を記載する。

1192 **EXAMPLE**

1193 [AddressSpace](#) 参照。

1194 3.7.7 PerformanceSet

1195 **DESCRIPTION**

1196 1 つ以上の [Performance](#) をまとめる。次のオブジェクトもしくは属性を持つ。

1197 • **Performance** (任意): [Performance](#) 参照。


1198 **EXAMPLE**

1199 [AddressSpace](#) 参照。

1200 3.8 CommunicationSet

1201 SCHEMA

1202



1203

1204 DESCRIPTION

1205 *CommunicationSet* は利用可能な *MasterComponent-to-MasterComponent* 通信を記載する。異なる通信タイプを記
 1206 載するための6つのオブジェクトがある。

1207 3.8.1 FIFOCommunication

1208 DESCRIPTION

1209 FIFO ベースの通信を記載する。次のオブジェクトもしくは属性を持つ。

- 1210 • **ConnectionSet** (必須): [ConnectionSet](#) 参照。
- 1211 • **name** (必須; type *string*): オブジェクトの名前。

- 1212 • **dataSize** (必須; type *int*): FIFO のデータサイズ。
- 1213 • **dataSizeUnit** (必須; type *SizeUnitType*): 上記 **dataSize** の単位。
- 1214 • **queueSize** (必須; type *int*): キューのサイズ(単位は上記 **dataSize**)。従って FIFO の全体容量は **dataSize** *
1215 **dataSizeUnit** * **queueSize** となる。

1216 EXAMPLE

```
1217 <FIFOCommunication dataSize="64" dataSizeUnit="KiB" queueSize="32" name="fifo_00">
1218   <ConnectionSet>
1219     <Connection from="SHIMEDITOR25331849408820141005130142974"
1220       to="SHIMEDITOR31113490118120141005130142974">
1221       <Performance>
1222         <Pitch best="10.0" typical="10.0" worst="10.0"/>
1223         <Latency best="10.0" typical="10.0" worst="10.0"/>
1224       </Performance>
1225     </Connection>
1226     ...
1227   </ConnectionSet>
1228 </FIFOCommunication>
```

1229 3.8.2 SharedRegisterCommunication

1230 DESCRIPTION

1231 共有レジスタベースの通信を記載する。次のオブジェクトもしくは属性を持つ。

- 1232 • **ConnectionSet** (必須): [ConnectionSet](#) 参照。
- 1233 • **name** (必須; type *string*): オブジェクトの名前。
- 1234 • **dataSize** (必須; type *int*): 共有レジスタのデータサイズ。
- 1235 • **dataSizeUnit** (必須; type *SizeUnitType*): 上記 **dataSize** の単位。
- 1236 • **nRegister** (必須; type *int*): 共有レジスタ数。

1237 EXAMPLE

```
1238 <SharedRegisterCommunication dataSize="32" dataSizeUnit="KiB" nRegister="32" name="sreg_00">
1239   <ConnectionSet>
1240     <Connection from="SHIMEDITOR25331849408820141005130142974"
1241       to="SHIMEDITOR31113490118120141005130142974">
1242       <Performance>
1243         <Pitch best="10.0" typical="10.0" worst="10.0"/>
1244         <Latency best="10.0" typical="10.0" worst="10.0"/>
1245       </Performance>
1246     </Connection>
1247     ...
1248   </ConnectionSet>
1249 </SharedRegisterCommunication>
```

1250 3.8.3 InterruptCommunication

1251 DESCRIPTION

1252 次のオブジェクトもしくは属性を持つ。

1253 • **ConnectionSet** (必須): [ConnectionSet](#) 参照。

1254 • **name** (必須; type *string*): オブジェクトの名前。

1255 EXAMPLE

```

1256 <InterruptCommunication name="Interrupt_00">
1257   <ConnectionSet>
1258     <Connection from="SHIMEDITOR25331849408820141005130142974"
1259       to="SHIMEDITOR31113490118120141005130142974">
1260       <Performance>
1261         <Pitch best="10.0" typical="10.0" worst="10.0"/>
1262         <Latency best="10.0" typical="10.0" worst="10.0"/>
1263       </Performance>
1264     </Connection>
1265   </ConnectionSet>
1266 </InterruptCommunication>

```

1267 3.8.4 SharedMemoryCommunication

1268 DESCRIPTION

1269 次のオブジェクトもしくは属性を持つ。

1270 • **ConnectionSet** (必須): [ConnectionSet](#) 参照。

1271 • **name** (必須; type *string*): オブジェクトの名前。

1272 • **operationType** (任意; type *OperationType*): 共有メモリ通信の種別。

1273 • **dataSize** (任意; type *int*): *SharedMemoryCommunication* のデータサイズ。

1274 • **dataSizeUnit** (必須; type *SizeUnitType*): 上記 **dataSize** の単位。

1275 • **addressSpaceRef** (任意; type *IDREF*): このオブジェクトが使用する共有メモリに対する [AddressSpace](#) の **id** を
1276 記載する。もしもこの属性が記載されておらず、かつ次の *subSpaceRef* も記載されていない場合には、この
1277 *SharedMemoryCommunication* 機構はすべての *AddressSpace* と *SubSpace* に対して有効であるものとする。

1278 • **subSpaceRef** (任意; type *IDREF*): この *SharedMemoryCommunication* がサポートする [SubSpace](#) の **id** を記
1279 載する。この属性が記載されるときには必ず上述の *addressSpaceRef* も記載されている必要がある。上述の
1280 *addressSpaceRef* が記載されており、この属性が省略されているときには、この *SharedMemoryCommunication* 機
1281 構は上述の *AddressSpace* に属するすべての *SubSpace* に対して有効であるものとする。もしも *addressSpaceRef*
1282 が省略され、*subSpaceRef* が記載されている場合には、解釈は未定義であるため、使用されるべきではない。

1283 **EXAMPLE**

```

1284 <SharedMemoryCommunication dataSize="128" dataSizeUnit="KiB"
1285   addressSpaceRef="SHIMEDITOR22375265206920141005130143354"
1286   subSpaceRef="SHIMEDITOR9140938132320141005130143355" name="shmem_00">
1287   <ConnectionSet>
1288     <Connection from="SHIMEDITOR25331849408820141005130142974"
1289     to="SHIMEDITOR31113490118120141005130142974">
1290       <Performance>
1291         <Pitch best="10.0" typical="10.0" worst="10.0"/>
1292         <Latency best="10.0" typical="10.0" worst="10.0"/>
1293       </Performance>
1294     </Connection>
1295     ...
1296   </ConnectionSet>
1297 </SharedMemoryCommunication>

```

1298 **3.8.5 EventCommunication**1299 **DESCRIPTION**

1300 イベントベースの通信を記載する。次のオブジェクトもしくは属性を持つ。

- 1301 • **ConnectionSet** (必須): [ConnectionSet](#) 参照。
- 1302 • **name** (必須; type *string*): オブジェクトの名前。

1303 **EXAMPLE**

```

1304 <EventCommunication name="Event_00">
1305   <ConnectionSet>
1306     <Connection from="SHIMEDITOR25331849408820141005130142974"
1307     to="SHIMEDITOR31113490118120141005130142974">
1308       <Performance>
1309         <Pitch best="10.0" typical="10.0" worst="10.0"/>
1310         <Latency best="10.0" typical="10.0" worst="10.0"/>
1311       </Performance>
1312     </Connection>
1313     ...
1314   </ConnectionSet>
1315 </EventCommunication>

```

1316 **3.8.6 ConnectionSet**1317 **DESCRIPTION**

1318 次のオブジェクトもしくは属性を持つ。

- 1319 • **Connection** (必須): [Connection](#) 参照。

1320 **EXAMPLE**

1321 各種通信オブジェクトの例を参照。

1322 **3.8.7 Connection**1323 **DESCRIPTION**

1324 次のオブジェクトもしくは属性を持つ。

- 1325 • **Performance** (optional): [Performance](#) 参照。

1326 • **from** (必須; type *IDREF*): コネクションの開始点となる *MasterComponent* の **id**。

1327 • **to** (必須; type *IDREF*): コネクションの終端となる *MasterComponent* の **id**。

1328 **EXAMPLE**

1329 各種通信オブジェクトの例を参照。

1330 4. Use Cases

1331 ここでは SHIM XML に含まれる情報の扱い方を例としたいいくつかのユースケースを示す。ここで紹介するツールのカテゴリ
1332 は例であり、ユーザが概念を理解する手助けを行う。この例は別タイプのツールにも適用できるかもしれない。

1333 4.1 Performance Estimation: Auto-Parallelizing Compiler

1334 **Table 5. Performance Estimation Use case**

説明するツール(ID)	自動並列コンパイラ(APC1)
適用可能性	マルチ・メニーコアハードウェアの性能特徴を知ることで恩恵を受けるツール
説明する SHIM 要素	<i>ClockFrequency</i> , <i>MasterComponent</i> , <i>CommonInstructionSet</i> , <i>Latency</i> , <i>Pitch</i> , <i>Cache</i> , <i>FIFOCommunication</i>
ツール処理の概要	コンパイラは逐次 C コードを用いてスレッドレベルの並列 C コードを出力する。入力されるコードは最初に解析され、コードに含まれる命令、用いるメモリのサイズ、アクセスタイプ (rwx とアクセス幅)、制御フロー、全体のデータフローを分析する。このフロー分析に基づいて、コードは、利用可能なコア数に合わせ、各スレッドがおおよそ同じサイクル数を消費するように、複数のスレッドに分割される。データ配置は、各コアで利用可能なキャッシュサイズ、メモリアクセスレイテンシ、コア間通信レイテンシに基づき最適化される。

1335 4.1.1 Using “CommonInstructionSet”

- 1336 • “*MasterComponent*” (プロセッサコアなど)はそれぞれ“*ClockFrequency*”と“*CommonInstructionSet*”をもつ
- 1337 • “*CommonInstructionSet*”は LLVM IR 命令として定義される
- 1338 • “*CommonInstructionSet*”はそれぞれの命令の性能(プロセッサのサイクル数)の、最良サイクル数、典型サイクル
1339 数、最悪サイクル数を保持している
- 1340 • クロック値とサイクル情報があれば、ハードウェア上の特定の命令の実行時間を見積もることが可能である

1341 4.1.2 Using “PerformanceSet”

- 1342 • メモリの read/write 操作、もしくはロード/ストア命令において、性能値はそのデータが存在する *SubSpace* のレイ
1343 テンシとピッチから計算される
- 1344 • レイテンシ、ピッチは最良/典型/最悪サイクル数を持つ。通常は典型値が用いられるが、ツールが繰り返しのメモ
1345 リアアクセスを認識することが可能ならば、最良値が用いられる
- 1346 • メモリの性能特徴とデータ使用方法に基づいて、コンパイラはデータを配置すべき最適なメモリを選択する

1347 4.1.3 Using “Cache”

- 1348 • まず、ツールは `Cache::cacheCoherency` を読み、ハードウェアのキャッシュコヒーレンシがサポートされているかどうかを決定する。もしサポートされていない場合は必要な箇所にソフトウェアベースのコヒーレンシ操作を挿入するが、
- 1349 一方でその操作が最小になるようにデータやスレッドをコアに配置する
- 1350
- 1351 • `Cache::blockSize` はキャッシュラインのサイズである。ツールによってデータ配置最適化に用いられる
- 1352 • `Cache::size` はキャッシュのサイズであり、ツールによって最適ワークデータサイズの判断に用いられる

1353 4.1.4 Using “FIFOCommunication”

- 1354 • *FIFOCommunication* を含む全ての *CommunicationSet* 要素は、どのペアの *MasterComponents* がこの通信によって接続されているかということを示した *Connection(s)*を含んだ *ConnectionSet* を持っている
- 1355
- 1356 • *FIFOCommunication* はデータサイズとキューサイズを持ち、ツールによってデータ転送単位を決定するために用いられる
- 1357
- 1358 • すべての *XXXCommunication* はサイクル単位で表されたレイテンシとピッチを含む性能情報を持つ。これを用いることでツールはその通信チャネルを用いたデータ転送の実行コストを決めることができる
- 1359

1360 4.2 Tool Configuration - RTOS Configuration Tool

1361 Table 6. Tool Configuration Use case

説明するツール(ID)	RTOS やミドルウェアのようなランタイムソフトウェアの設定ツール(RTS1)
適用可能性	このモデルを利用することでランタイムソフトウェアの特定のコンフィギュレーションファイルを作ることが出来る。このようなコンフィギュレーションファイルを必要とする他のホストツールにも適用することができる。
説明する SHIM 要素	<i>ClockFrequency</i> , <i>SlaveComponent</i> , <i>SubSpace</i> , <i>MasterSlaveBinding</i> , <i>Common Configuration File (CCF)</i>
ツール処理の概要	RTOS はコンフィギュレータを持つ。コンフィギュレータは RTOS コンフィギュレーション C コードを生成し、それらの C コードは後にコンパイルされ RTOS のライブラリにリンクされる。このコンフィギュレータは GUI を持ち、それによりユーザは RTOS のブートコードによりセットされる PU クロック、および RTOS メモリプールのメモリアドレスとサイズを選択/指定することができる

1362 4.2.1 Using “ClockFrequency”

- 1363 • それぞれの“*MasterComponent*”(プロセッサコアなど)は“*ClockFrequency*”をもつ
- 1364 • 値の属性は XPath 表現を含むことができる。XPath は設定値を表すことに用いる別の XML ファイル CCF
- 1365 (Common Configuration File) を指し示す
- 1366 • このシナリオでは、選択可能な値は CCF の一部に記載され、それは *select* と呼ばれる *FormType* を持つとする
- 1367

- 1368 • コンフィギュレータは CCF を読み、*select* FormType を読み込んだとき、選択可能な値が記入されたコンボボツ
1369 クス GUI コントロールオブジェクトを動的に表示する
- 1370 • GUI のテキストラベルは *ClockFrequency* の“name”属性から得ることができ、親テキストラベルは関連する
1371 *MasterComponent* から得ることができる
- 1372 • これらの名前は生成される C コード内の #define シンボルのもとにすることができる
- 1373 • したがって、ツールはクロック周波数の設定を知ることなく、その機能を提供している

1374 注:他の設定可能な要素も同じ方法を用いるか、もしくはツールが XML から意図的に対応する要素を見つけその値を
1375 用いることにより設定できる。

1376 4.2.2 Using “SubSpace”

- 1377 • コンフィギュレータはアドレスとサイズに基づいた RTOS メモリプールを設定することができる
- 1378 • そのためには、利用可能なメモリのアドレス、サイズを知る必要がある
- 1379 • ツールはまず“*ComponentSet*”内の全ての“*SlaveComponents*”を確認し、“RWType”属性が“rw”であるもの
1380 に対し、その *SlaveComponent* の名前を記録する
- 1381 • さらに、ツールは“*AddressSpace*”下の“*SubSpace*”に進み、その *SubSpace* に関連する“*MasterSlaveBinding*”
1382 をチェックする
- 1383 • *MasterSlaveBinding* は“*SlaveComponentRef*”属性を含んでいるが、ツールはそれが記録した名前とマッチする
1384 か確認を行わなければならない
- 1385 • マッチする *SubSpace* が見つければ、利用可能なメモリ空間としてユーザに名前、始点アドレス、終点アドレスを
1386 表示する

1387

1388 4.3 Hardware Modeling

1389 このユースケースは [Performance estimation - auto-parallelizing compiler](#) と同じ SHIM クラスを用いる。よって、SHIM
1390 オブジェクトにアクセスするための実際の手順の説明は割愛する。表 7 には基本の考え方を示す。

1391

Table 7. Hardware Modeling Use Case

説明するツール(ID)	軽快でシンプルなハードウェアモデリングツール(HM1)
適用可能性	このモデルは仮想ハードウェア機能を提供するどのようなツールにも適用可能である。もしそのようなツールが SHIM XML をインポートできれば、モデリング機能自体がより高度な機能を提供するように発展するだろう
説明する SHIM 要素	<i>ComponentSet</i> , Latency/Pitch 他, Performance estimation - auto-parallelizing compiler に示された要素

ツール処理の概要

ツールはあるマルチコアハードウェアが記述された SHIM XML から始まる。性能分析ツールが SHIM XML とソフトウェア一式を受け取る。APC1 内で述べたような処理により、SHIM XML に記述されたハードウェア上でのソフトウェアの粗い静的性能解析ができる。ハードウェアモデリングツールは“*ComponentSet*”を操作することにより、特定の性能を有するプロセッサコアの追加や、メモリのレイテンシ/ピッチの変更をおこなう。修正された SHIM XML はもう一度静的性能解析ツールに入力され、新しいハードウェアモデルの性能の変化を見ることができる

1392

1393 5. SHIM XML Authoring Rules and Guidelines

1394 この章では新しい SHIM XML ファイルを作成するための規則とガイドラインを定義する。規則は従わなければならないこと、
1395 ガイドラインは推奨である。以降の節には規則[Rules]かガイドライン[Guidelines]を示す。

1396 SHIM XML を使用するソフトウェアツールはこれらの規則（可能ならばガイドラインも）に従う SHIM XML ファイルを
1397 要求する。ガイドラインに従わないことは可能だが、SHIM XML 提供者は期待される使用法を保証する責任があり、
1398 SHIM XML を使用するツールは特定のガイドラインに従わないファイルでも問題なく処理されなければならない。

1399 5.1 File Name [Rule]

1400 SHIM Editor は自動的に SHIM XML ファイルの名前を作成しないので、適切な名前を指定する必要がある。ファイル
1401 名は SHIM XML がどのようなものを具体的に表す。多くの場合は、SHIM XML はハードウェアボードを表しており、そ
1402 こには複数のチップやメモリが搭載されているかもしれない。ファイル名はハードウェアの最外部要素を表す。そのため、もし
1403 もそれがハードウェアボードであるならば、ボードの名前、もしくはハードウェアボードの特徴を現す一意の名前を用いる。もし
1404 SHIM XML が実際のボードではなく仮想ハードウェアプラットフォームの場合は、仮想プラットフォームを表す特定の名
1405 前を使用する。

1406 また、ハードウェア要素のほかにバージョン情報もファイル名に必要である。バージョン管理システムを使用している場合で
1407 あっても、SHIM XML ファイルをバージョン管理システムの管理外に持ち出すとき混乱しないように、バージョン情報を追
1408 加する。バージョン情報は英数字で表し、同じ SHIM XML ファイルの異なるバージョンと区別できるようにする。例えば
1409 バージョン管理システムのリビジョンや yyyy-mm-dd 形式の修正日付、独自のものなどがある。

1410 もし対象ハードウェアのプロセッサアーキテクチャに対応しているコンパイラが複数ある場合、パフォーマンスを計測した際に
1411 使われたコンパイラの情報を入れることには価値がある。同時にバージョンやリビジョンなどの情報もファイル名に載せるべき
1412 である。また、もし SHIM で記述されているハードウェアが多種プロセッサ（複数 ISA）を搭載し、複数のコンパイラが使
1413 われている場合、compilerName と compilerVersion は、上記複数のツールを統合、パッケージ化した SDK やツールチ
1414 ェインを表すこととする。

1415 ファイル名は一意でなくてはならない。そのためにはインターネットのドメイン名を Java パッケージ³名に使用するような方法
1416 が最善である。上記の説明内容をすべて合わせると、SHIM XML ファイル名の具体例は次のようになる。

`domainName.hardwarePlatformName.platformVersion.compilerName.compilerVersion.xml`

1417

1418 例えば、XYZ 社が製造した ABC 評価ボードのバージョン 1.0.0、インターネットのドメイン名が www.xyz.com、性能計
1419 測したコンパイラが gcc 4.9.0 の場合の SHIM XML ファイル名は以下ようになる。

1420 `com.xyz.abcEvalBoard.1_0_0.gcc.4_9_0.xml`

³ <http://docs.oracle.com/javase/tutorial/java/package/namingpkgs.html>

1421 ハードウェアプラットフォームの名前が漠然としている場合、名前を区別するため、例えば搭載プロセッサ名と統合した名
1422 前にするようにプラットフォーム名を拡張するのが適切である。

1423 また、SHIM XML ファイルを分類するためにプラットフォーム特有の情報をハードウェアプラットフォーム名に含むように拡
1424 張しなければならない。これは、ハードウェアプラットフォームに複数の動作モードがあり、これらをそれぞれ記述する複数の
1425 SHIM XML 作成する場合に有効である。別の方法として構成変更可能な単一の SHIM XML ファイルを利用するた
1426 めに CCF を使う方法があるが、その場合には CCF と CCF 互換な SHIM XML ファイルを記述する必要がある。どちら
1427 の方法にも賛否両論があるが、どちらの方法を採用するかは裁量次第である。経験則では、安定した SHIM XML ファ
1428 イルがあり、似ているが別の SHIM XML ファイルを作成しようとしている場合、そのようなことが今後多くあることがわかっ
1429 ている場合、複数のマイナーな変更を加えて SHIM XML ファイルを再利用することが期待されている場合には CCF を
1430 使用するべきであり、それは CCF モデルの効率的適用になるだろう。

1431 5.2 Naming of Various Objects [Rule]

1432 すべての SHIM オブジェクトは XML 絶対パスで表現したときに一意になるように命名しなければならない。ちょうどファ
1433 イルシステムにおいて、ディレクトリ名が異なっている限り、別のディレクトリに同じ名前のファイルを持つことができることと同じ
1434 である。つまり、*ComponentSet* 名が異なっている限り、同じ名前の *MasterComponent* を持つことができる。

1435 オブジェクトの命名について一貫性も考慮する必要がある。これは SHIM ならではの話ではないが、SHIM XML 内の
1436 一貫性のある命名を維持するために重要である。もし、複数の SHIM XML ファイルを作成している場合、それらの一貫
1437 性も必要である。SHIM の仕様では、オブジェクトを区別する目的以外にオブジェクト名を必要としない。しかし、いくつか
1438 の状況で、SHIM 仕様に定義されていない重要な情報を名前が伝えることが効果的である（将来のバージョンの
1439 SHIM に追加するだろう）。それまでの間は、一貫性のある命名が隔たりを埋めるだろう。また、SHIM XML やその一
1440 部を再利用する場合に一貫性は重要である。SHIM が SHIM XML のコンポーネント化([Componentization of SHIM](#)
1441 [XML](#))に対応する場合、一貫性によって新しい仕様を採用することが簡単になるだろう。

1442 5.3 Level of Detail and Precision [Guideline]

1443 原則として、SHIM で表すことができるすべてのハードウェア特性が記述されるべきである。もし、ハードウェアマニュアルに
1444 指定された名前がある場合には、コンポーネントの名前をマニュアルの名前と一致させることを勧める。

1445 注：ハードウェア特性の記述の省略は、必ずしもソフトウェアツールが機能しなくなることはない。ツールは SHIM
1446 XML ファイルを読み取ったままに扱い、何らかの機能するハードウェアとして説明されている限り、省略したかどうかを判断
1447 することはできない。よって、何を公開して何を公開しないかなどは SHIM XML 作成者の裁量範囲である。

1448 6. Common Configuration File (CCF)

1449 この章では構成変更可能なハードウェア（及びソフトウェア）要素を記述するための、強力で柔軟な手段を提供する共
1450 通構成設定ファイル（Common Configuration File (CCF)）について説明する。CCF は異なるハードウェア構成で同じ
1451 SHIM XML ファイルの再利用を可能にし、また一貫性のある構成設定インタフェースを提供する。さらに、ベンダー固有
1452 の機能を記述するときに利用可能であり、例えば、まだ SHIM XML スキーマには含まれていない特別な動作モードを
1453 提供するような場合、この機能を有効化したときの性能の変化を SHIM XML に記述することができる。

1454 CCF に対応することを強く推奨するが、CCF はオプションであり、ソフトウェアツールは CCF に対応せずとも SHIM を利
1455 用することができる。CCF に対応していない場合、ツールの基本機能は SHIM XML で記述されたデフォルト設定に限
1456 定される。なお、SHIM XML が一つも CCF を参照しない場合は、逆に CCF XML が SHIM XML ファイルを参照しな
1457 い場合に限定される。

1458 6.1 Concept

1459 6.1.1 Multiple Hardware Configuration

1460 ハードウェアプラットフォームは多くの場合、複数の構成（例えばシステムまたはプロセッサのクロック周波数、構成可能な
1461 キャッシュサイズ、FIFO のサイズ、いくつかの動作モード）を持つ。SHIM は、異なるハードウェアを単一のインターフェース
1462 で記述できるよう、ハードウェアモデルを一般化しようとしている。しかし、クロック周波数のように、設定可能な一般的な
1463 項目がまだ多くある。もし、SHIM が設定可能なクロック周波数を表現できない場合、*ClockFrequency* のみが異なる
1464 SHIM XML ファイルを別々に作成しなければならない。

1465 CCF は CCF XML（SHIM XML とは別の XML ファイル）と呼ばれるファイルで設定可能な項目を記述する。SHIM
1466 を使用するソフトウェアツールは、ツール内もしくは別の独立ツールとして構成設定ユーザーインタフェース（[Configuration
1467 tool user interface](#)）を提供することで、この仕組みを利用することができる。この構成設定ツールを SHIM XML や
1468 CCF と共に実行することにより、ユーザ入力やツールの自動入力に応じて SHIM XML の特定の部分を変更することが
1469 できる。つまり CCF は、SHIM XML 作成者が設定項目の値だけが異なる同じ SHIM XML ファイルを記述することを
1470 軽減しつつ、ツール開発者に対して構成設定ユーザーインタフェースの開発を支援している。

1471 6.1.2 Vendor-Specific Hardware Features Affecting SHIM Objects

1472 スキーマで定義されていないハードウェア機構を SHIM XML に含めることはできない。この特徴によってハードウェア性能
1473 が異なってしまう結果となる。SHIM はプロセッサやメモリ、通信によってパフォーマンス特性を記述するため、定義されてい
1474 ない機構を記述できないことで SHIM の目標とされる 20%のエラー率を超えて不正確なパフォーマンス評価を示して
1475 しまう。CCF を使用することで、そのようなベンダー固有のハードウェア機構を記述し、ソフトウェアツールにその機構の構
1476 成設定インタフェースを提供することができる。SHIM XML 作成者は CCF の中に、構成設定ツールのユーザ入力によっ
1477 て SHIM XML を修正するよう記述することができる。構成設定ユーザーインタフェースは CCF によって動的に作成され
1478 るので、ソフトウェアツールはベンダー固有の機構を把握する必要はなく、ハードウェアベンダーがそのような機構を記述す
1479 る。SHIM XML は CCF によって修正され、ツールは SHIM XML の修正結果を使用すればよい。

1480 6.1.3 Configuration Tool User Interface

1481 しばしば、ソフトウェアツールはユーザインタフェース（UI）をグラフィカルであろうがなかろうが、一般には両方を、提供しな
1482 ければならない。商用ツールは多種多様なプラットフォームに対応し、その結果として技術とビジネスの継続的な発展に
1483 必要な数のユーザの発掘を達成している。このことは、非常に幅広いハードウェアや COTS（民生利用の）ソフトウェア
1484 コンポーネントを有する組込みシステム市場において特に当てはまる。したがって、ツールにとってはこれらの構成設定を支
1485 援する効果的かつ経済的な方法を得ることが極めて重要である。CCF はこれを達成する標準的な方法の提供を目的
1486 としている。

1487 このように多様なユーザインタフェースを提供する問題の本質は、実際の構成がどのような項目でも固有となることであ
1488 る。共通の項目があっても、一般的には下位項目が異なり、時には交ざりあっている。もし、特定の変数項目ごとに構成
1489 設定インターフェースを実装する方法をツールに採用したならば、非常にコストがかかる（例えば、構成管理コスト、ソフ
1490 トウェアの配布、品質維持の問題）。


1491 この問題を緩和するための鍵は、UI の設計記述と個々の設定項目の記述を結び付け、結び付けられた記述に対して
1492 同じアルゴリズムおよびコードを使って解釈し、動的に UI を生成することである。このアプローチはすでにかなり評判があり、
1493 実証されている。問題はこれを記述するための標準がないことであり、たとえ 2 つのツールが同じ設定項目を使用してい
1494 ても、標準化されていないため、似ているが異なる記述を作り出すことである。CCF はこの状況を改善する。

1495 CCF では 6 種の構成入力インタフェースオブジェクト *select*, *bool*, *text*, *integer*, *hex_integer*, *expression*（後述）を定
1496 義している。ツール開発者は構成入力インタフェースオブジェクトに対応させる UI コントロールを決めなければいけないが、
1497 *select* はコンボボックス、*text* はテキストフィールド、*integer* は整数フィールドのように暗黙に想定されている。コントロール
1498 は任意の組み合わせでグループ化することも、特定の設定項目（多くの場合は上位階層にある設定項目）の入力に
1499 よって設定項目の一部を変えることもできる。多くのコントロールオブジェクト、すなわち CCF で *Form-Type* とよばれるオ
1500 ブジェクトは簡単に使用でき、組み合わせることで必要構成項目をほとんど記述することができる。場合によ
1501 って設定項目が他の複数の設定項目の値に依存するかもしれないが、その場合には算術的、論理的な方法で関係を
1502 を表現する必要がある。最後に、*expression* は特殊なオブジェクトであり、様々な XPath 式の文字オブジェクトを格納す
1503 るバケツのように機能する擬似インタフェースオブジェクトである。XPath によって基本的な算術演算を記述することができ
1504 るため、他の項目の設定値に依存する値を計算するのに使われる。XPath を使用した算術演算記述、設定項目のグ
1505 ループ化と階層記述を含む *FormType* の支援により、CCF は、ほぼすべての構成設定インターフェースと記述に必要な
1506 ものを網羅するシンプルだが強力な方法を提供する。

1507 6.2 Interface

1508 6.2.1 XML Schema

1509 CCF クラス図を Figure 9. Common Configuration File (CCF) class diagram に示す。



1510

1511

Figure 9. Common Configuration File (CCF) class diagram

```

1512 <?xml version="1.0"?>
1513 <xs:schema xmlns:xs="http://www.w3.org/2001/XMLSchema">
1514   <xs:element name="Configuration" type="Configuration"/>
1515   <xs:complexType name="Configuration">
1516     <xs:sequence>
1517       <xs:element name="Item" type="Item" minOccurs="0" maxOccurs="unbounded"/>
1518       <xs:element name="Expression" type="Expression" minOccurs="0" maxOccurs="1"/>
1519     </xs:sequence>
1520     <xs:attribute name="name" use="optional" type="xs:string"/>
1521     <xs:attribute name="formType" use="required" type="FormType"/>
1522     <xs:attribute name="min" use="optional" type="xs:int"/>
1523     <xs:attribute name="max" use="optional" type="xs:int"/>
1524     <xs:attribute name="path" use="optional" type="xs:string"/>
1525     <xs:attribute name="uri" use="optional" type="xs:string"/>
1526   </xs:complexType>
1527   <xs:element name="Item" type="Item"/>
1528   <xs:complexType name="Item">
1529     <xs:sequence>
1530       <xs:element name="Configuration" type="Configuration" minOccurs="0"
1531 maxOccurs="unbounded"/>
1532     </xs:sequence>
1533     <xs:attribute name="key" use="optional" type="xs:string"/>
1534     <xs:attribute name="value" use="required" type="xs:string"/>
1535   </xs:complexType>
1536   <xs:simpleType name="FormType">
1537     <xs:restriction base="xs:string">
1538       <xs:enumeration value="select"/>
1539       <xs:enumeration value="bool"/>
1540       <xs:enumeration value="text"/>
1541       <xs:enumeration value="integer"/>
1542       <xs:enumeration value="float"/>
1543       <xs:enumeration value="hex_integer"/>
1544       <xs:enumeration value="expression"/>
1545     </xs:restriction>
1546   </xs:simpleType>
1547   <xs:element name="ConfigurationSet" type="ConfigurationSet"/>
1548   <xs:complexType name="ConfigurationSet">
1549     <xs:sequence>
1550       <xs:element name="Configuration" type="Configuration" minOccurs="1"
1551 maxOccurs="unbounded"/>
1552       <xs:element name="DefineSet" type="DefineSet" minOccurs="0" maxOccurs="1"/>
1553       <xs:element name="ConfigurationSet" type="ConfigurationSet" minOccurs="1"
1554 maxOccurs="1"/>
1555     </xs:sequence>
1556     <xs:attribute name="name" use="required" type="xs:string"/>
1557   </xs:complexType>
1558   <xs:element name="Expression" type="Expression"/>
1559   <xs:complexType name="Expression">
1560     <xs:sequence>
1561       <xs:element name="description" type="xs:string" minOccurs="1" maxOccurs="1"/>
1562       <xs:element name="Exp" type="xs:string" minOccurs="1" maxOccurs="1"/>
1563     </xs:sequence>
1564   </xs:complexType>
1565   <xs:element name="DefineSet" type="DefineSet"/>
1566   <xs:complexType name="DefineSet">
1567     <xs:sequence>
1568       <xs:element name="Def" type="Def" minOccurs="1" maxOccurs="unbounded"/>
1569     </xs:sequence>
1570   </xs:complexType>
1571   <xs:element name="Def" type="Def"/>
1572   <xs:complexType name="Def">
1573     <xs:sequence/>
1574     <xs:attribute name="name" use="required" type="xs:string"/>
1575     <xs:attribute name="path" use="required" type="xs:string"/>
1576     <xs:attribute name="uri" use="required" type="xs:string"/>
1577   </xs:complexType>
1578 </xs:schema>

```

1579

1580

1581 6.2.2 Semantics

1582 *ConfigurationSet* は、使用する *FormType* を示す *Configuration* オブジェクトを少なくとも一つ含む最上位オブジェクト
 1583 である。*select FormType* については、コンボボックスコントロールのエントリに含まれる複数 *Item* オブジェクトがリスト化さ
 1584 れている。エントリとして表示するテキストとしてキー属性が使用される。この値が実際の設定値となる。値自体は多くの
 1585 場合、説明を必要としないものであり、キーと値は同じである。親 *Configuration* オブジェクトの名前属性はコントロール
 1586 のラベルとして使用することができる。*Configuration* オブジェクトの *FormType* が *integer* の場合は、ユーザが入力できる
 1587 最大値と最小値をそれぞれ最大属性、最小属性で定義する。*ConfigurationSet* オブジェクトは、設定項目の階層構
 1588 造を作るために入れ子にすることができる。また、*Item* オブジェクトは別の *Configuration* オブジェクトを下に持つことがで
 1589 きる。これは、*FormType* が *select* の場合に、ユーザがある特定の *Item* オブジェクトを選択したときに特定の
 1590 *Configuration* オブジェクト集合を必要とする際に便利である。この階層構造は特定の設定項目をグループ化するのに
 1591 使用することができ、これに応じてツールは構成 UI コントロールをグループ化できる。

1592 *FormType* の *Configuration* オブジェクトが *expression* の場合、XPath 式に文字通り使用される Exp 属性を持つ
 1593 *Expression* オブジェクトが定義される。XPath によって CCF は基本的な計算や別の XML ファイルの値をパラメータとし
 1594 て使用することができる。*ConfigurationSet* オブジェクトは、*DefineSet* (C 言語の #define と同じ機能) と呼ばれるオブ
 1595 ジェクトを含むことができる。XPath 式では、ある特定の設定項目の値をしばしば参照する。*DefineSet* が含む Def オブ
 1596 ジェクトは短い文字列で XPath 式の中で使うことができる。この文字列は、Exp 属性や、同じ親 *ConfigurationSet* オブ
 1597 ジェクトを共有する *Configuration* オブジェクトのパス属性の中でも使うことができる。

1598 すべての *Configuration* オブジェクトは、それぞれの *FormType* の結果当てはめるべき場所を示す“path”属性と“uri”属
 1599 性を持つ。パスは XPath 式であり、URI はターゲットの XML ファイルの位置である。CCF 作成者は *FormType* の種類
 1600 とターゲットの XPath 式が一致していることに責任を負う。構成設定ツールもまた、パスと URI を使用してターゲット
 1601 XML から現在の値を読み込み、デフォルト設定値を得る。したがって、構成設定ツールが起動するとき、パスと URI で
 1602 明示されたターゲット XML から読み込んだ値で入力フィールドが初期化される。

1603 *expression FormType* は、一般的には XML ファイル (通常 SHIM XML) から 1 つ以上の値を取得する。しかし、こ
 1604 れらの値は同じ CCF の別の *Configuration* オブジェクトによって変更されるかもしれない。そのため、どの *Configuration*
 1605 オブジェクトが処理されているかが重要である。CCF は上から下に処理され、この順番を意識して CCF を作成しなけれ
 1606 ばならない。

1607 6.2.3 FormType

1608 DESCRIPTION

1609 CCF form type の enumeration (定数) である

- 1610 • **select** はコンボボックス form type である
- 1611 • **bool** はチェックボックス form type である
- 1612 • **text** はテキストフィールド form type である
- 1613 • **integer** は整数 (10 進) form type である
- 1614 • **float** は浮動小数点 (10 進) form type である

1615 • **hex_integer** は整数（16 進） form type である

1616 • **expression** は [Expression](#) form type である。 [Expression](#) 参照

1617 6.2.4 ConfigurationSet

1618 DESCRIPTION

1619 次のオブジェクトもしくは属性を持つ。

1620 • **ConfigurationSet** (任意).

1621 • **Configuration** (必須): [Configuration](#) 参照

1622 • **name** (必須; type *string*): このオブジェクトの名前

1623 • (**DefineSet** (任意) : [DefineSet](#) 参照) (訳者注 : この行はオリジナルの英語版には存在しない)

1624 6.2.5 Configuration

1625 DESCRIPTION

1626 次のオブジェクトもしくは属性を持つ。

1627 • **Item** (任意): [Item](#) 参照

1628 • **Expression** (任意): [Expression](#) 参照

1629 • **name** (必須; type *string*): このオブジェクトの名前

1630 • **formType** (必須; type *FormType*) この configuration オブジェクトが使う form の種類

1631 • **min** (任意; type *int*): **formType** が integer もしくは hex_integer の場合、この configuration の最小値

1632 • **max** (任意; type *int*): **formType** が integer もしくは hex_integer の場合、この configuration の最大値

1633 • **path** (任意; type *string*): **formType** に対応する結果の configuration のターゲットを記述する XPath 式

1634 • **uri** (optional; type *string*): **path** が適用される XML ファイル

1635 6.2.6 Item

1636 DESCRIPTION

1637 次のオブジェクトもしくは属性を持つ。

1638 • **Configuration** (任意): [Configuration](#) 参照

1639 • **key** (必須; type *string*): この設定項目の名前

1640 • **value** (必須; type *string*): この設定項目の値

1641 6.2.7 Expression

1642 DESCRIPTION

1643 次のオブジェクトもしくは属性を持つ。

1644 • **description** (必須; type *string*): この expression の説明

1645 • **Exp** (必須): [Exp](#) 参照

1646 6.2.8 (DefineSet) (訳者注: この行はオリジナルの英語版には存在しない)

1647 DESCRIPTION

1648 次のオブジェクトもしくは属性を持つ。

1649 • **Def** (mandatory;): [Def](#) 参照

1650 6.2.9 Def (訳者注: この項目はオリジナルの英語版では 6. 2. 8 である)

1651 DESCRIPTION

1652 次のオブジェクトもしくは属性を持つ。

1653 • **name** (必須; type *string*): このオブジェクトの名前

1654 • **path** (必須; type *string*): **name** が示す XPath 式

1655 • **uri** (任意; type *string*): **path** が適用される XML ファイル

1656 6.3 Examples

1657 6.3.1 Generic

```

1658 <?xml version="1.0" encoding="UTF-8"?>
1659 <ConfigurationSet xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" name="CCF Sample for
1660 SHIM" xsi:noNamespaceSchemaLocation="ccf-schema.xsd">
1661   <DefineSet>
1662     <Def name="@sclock" path="/SystemConfiguration/ClockFrequency/@clockValue"
1663       uri="shim_sample_data.xml"/>
1664     <Def name="@cashSize" path="//Cache[@name='UnifiedCache_0_0_0']/@size"
1665       uri="shim_sample_data.xml"/>
1666   </DefineSet>
1667   <Configuration formType="select" name="System clockValue-Select"
1668     path="/SystemConfiguration/ClockFrequency/@clockValue" uri="shim_sample_data.xml">
1669     <Item key="value" value="20.0"/>
1670     <Item key="value" value="40.0"/>
1671     <Item key="value" value="100.0"/>
1672   </Configuration>
1673   <Configuration formType="expression" name="Sample Expression"
1674     path="//MasterComponent/ClockFrequency/@clockValue" uri="shim_sample_data.xml">
1675     <Expression>
1676       <description>description</description>
1677       <Exp>@sclock * 2</Exp>
1678     </Expression>
1679   </Configuration>
1680   <Configuration formType="text" name="Arch" path="//MasterComponent/@arch"
1681     uri="shim_sample_data.xml"/>
1682   <Configuration formType="integer" name="nRegister"
1683     path="//SharedRegisterCommunication/@nRegister" uri="shim_sample_data.xml"/>
1684   <Configuration formType="float" name="ClockFrequency:clockValue"
1685     path="/SystemConfiguration/ClockFrequency/@clockValue" uri="shim_sample_data.xml"/>
1686   <Configuration formType="bool" name="BooleValue Sample"/>
1687 </ConfigurationSet>

```

1688 6.3.2 Nested configuration

1689 次の例は入れ子構造の構成を表している。システムクロック周波数の選択によって、異なるプロセッサのクロック周波数
 1690 (*MasterComponent*) の選択肢が表示、設定される。

```
1691 <?xml version="1.0" encoding="UTF-8"?>
1692 <ConfigurationSet xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" name="CCF Sample for
1693 SHIM" xsi:noNamespaceSchemaLocation="ccf-schema.xsd">
1694   <DefineSet>
1695     <Def name="@sclock" path="/SystemConfiguration/ClockFrequency/@clockValue"
1696       uri="datas/shim_sample_data.xml"/>
1697     <Def name="@cashSize" path="//Cache[@name='UnifiedCache_0_0_0']/@size"
1698       uri="datas/shim_sample_data.xml"/>
1699   </DefineSet>
1700   <Configuration formType="select" name="System clockValue-Select"
1701     path="/SystemConfiguration/ClockFrequency/@clockValue" uri="datas/shim_sample_data.xml">
1702     <Item key="value" value="20.0">
1703       <Configuration formType="select" name="Processor clockValue-Select"
1704         path="//MasterComponent/ClockFrequency/@clockValue" uri="datas/shim_sample_data.xml">
1705         <Item key="value" value="20.0"/>
1706         <Item key="value" value="40.0"/>
1707         <Item key="value" value="60.0"/>
1708       </Configuration>
1709     </Item>
1710     <Item key="value" value="40.0">
1711       <Configuration formType="select" name="Processor clockValue-Select"
1712         path="//MasterComponent/ClockFrequency/@clockValue" uri="datas/shim_sample_data.xml">
1713         <Item key="value" value="40.0"/>
1714         <Item key="value" value="80.0"/>
1715         <Item key="value" value="100.0"/>
1716       </Configuration>
1717     <Item key="value" value="100.0">
1718       <Configuration formType="select" name="Processor clockValue-Select"
1719         path="//MasterComponent/ClockFrequency/@clockValue" uri="datas/shim_sample_data.xml">
1720         <Item key="value" value="100.0"/>
1721         <Item key="value" value="200.0"/>
1722         <Item key="value" value="300.0"/>
1723       </Configuration>
1724     </Item>
1725   </Configuration>
</ConfigurationSet>
```

1726 7. FAQ

1727 Q: なぜ SHIM ワーキンググループはマルチ・メニーコアアーキテクチャ/デバイスの表現に XML スキーマを用いているの
1728 か？

1729 A: XML スキーマを用いることにしたのは、XML データバインディングと呼ばれる技術を用いることができるためである。デ
1730 ータバインディングにより、XML の要素や属性としてではなくデータオブジェクトとして、SHIM XML データを扱うクラスライ
1731 ブラリを生成することができる。例えば、SHIM XML から *MasterComponent* と呼ばれる C++ や Java のオブジェクトを生
1732 成し、まさに C++/Java オブジェクトのメンバ変数を参照したり読んだりするように *MasterComponent* 要素の属性にアク
1733 セスすることができるようになる。現在 XML データバインディングを扱う多くのオープンソースツールが利用されている。デー
1734 タバインディング技術以外にも、SAX/DOM のレガシな XML ライブラリを通して SHIM XML にアクセスすることは可能
1735 である。しかし基本的に、XML をファイルとして読み、XML の各要素や属性に対して繰り返し操作することは非常に退
1736 屈なプログラミングであり、またコードも与えられた XML 構造に依存して移植性も下がってしまう。XML データバインディ
1737 ングを使えば、SHIM のスペックが更新されても、高い可能性で既存ツールのコードがそのまま動作するだろう。[SHIM](#)
1738 [Concepts](#), [XML](#) も参照されたい。

1739 Q: SHIM と IP_XACT の違いは何か？

1740 A: IP_XACT は基本的に「設計」言語である。それは主に複数のハードウェア IP コンポーネントが現実にとどのように電気
1741 的に接続されているかを表現することに重点を置いている。それに対し、SHIM は「記述」言語であり、主にソフトウェア開
1742 発ツールが必要とするハードウェア属性を記述することだけに重点を置いている。したがって、SHIM は内部接続やバスの
1743 種類を直接的には記述していない。SHIM は master/slave IP コンポーネントと slave コンポーネントを階層的に記述す
1744 るが、どのように(例えば古典的なバス、クロスバー、NoC(Network on Chip)のいずれを用いて)それらが繋がっているか
1745 に対する特別な記載はない。SHIM では、IP コンポーネントは、レイテンシのようなメモリアクセス属性、FIFO レジスタのよ
1746 うな master 間通信、それにクロック、命令セット(ABI)、キャッシュサイズとタイプといった基本的なプロセッサ属性を記述する
1747 ために並べられているのであり、これら全ての要素は設定値を見積もるためにソフトウェアツールに用いられることになる。
1748 IP-XACT との連携の可能性については [Componentization of SHIM XML](#) も参照されたい。

1749 Q: OpenMPI HWloc と SHIM との比較についてどう考えればよいのか？

1750 A: HWloc⁴は静的なチップ内 IP 構成を扱うという点において SHIM と少し似ている。しかし、いくつかの大きな相違点がある。
1751 相違点の一つは、HWloc が、OS ランタイムのインターフェースを通して取得した情報に依存し、その情報は
1752 HWloc が定義した標準 API を通して提供されることであるように思われる。SHIM は主にシステムを動作させることなく
1753 使われることを想定しており、SHIM の情報は OS コンフィギュレーションを構築することに使われる。このことにより、OS イ
1754 ンターフェースを通して HWloc が得る情報を作り出すために SHIM が使われていることになる。すなわち、HWloc はソフ
1755 トウェア目線からのハードウェア基本記述ではなく、ハードウェアトポロジを読み取るためのランタイム API の標準化に重点
1756 を置いていることになる。SHIM と異なり、HWloc はハードウェアの性能情報を扱っているようではない。HWloc は HW
1757 トポロジに重点を置いているようであり、例えば、HWloc ライブラリを用いるアプリケーションが、ある特定のコアにスレッドブ

⁴ <http://www.open-mpi.org/projects/hwloc/>

1758 ロセスを割り当てるため、HWloc が提供する情報を用いることができる。実際これは SHIM.xml の一つの可能なユース
1759 ケースではあるが、むしろ我々は性能見積もり、ツールコンフィギュレーション、ハードウェアモデリングのようなツールユースケ
1760 ースに重点を置いている。HWloc はコマンドもしくはテキストを用いて仮想ハードウェアを記述することができるようだが、そ
1761 の可能性は限られているようだ。

1762 上記のように述べたが、SHIM 仕様は XML スキーマによって定義されており、スキーマコンパイラを通し、C/C++ライブラリ
1763 も生成できる。多くのツールの助けを借りて、XML パーサや SHIM XML ファイルを格納するファイルシステムを必要とする
1764 ことなく、そのようなライブラリの軽量実装を提供することは難しくない。これによってターゲットランタイムシステムから SHIM
1765 が利用可能となる。方法論については言及しないが、HWloc との連携も確かに可能ではある。

1766 8. Appendix A: Acknowledgements

1767 The SHIM working group would like to acknowledge the significant contributions of the following people in the
1768 creation of this specification:

1769 Working Group

1770 Fumio Arakawa, Nagoya University

1771 Sven Brehmer, PolyCore Software

1772 Masato Edahiro, Nagoya University

1773 Hiroshi Fujimoto, Nagoya University

1774 Masaki Gondo, eSOL (chair)

1775 Masamichi Izumda, TOPS Systems

1776 Hiroyuki Kondo, Renesas Electronics

1777 Markus Levy, Multicore Association (president)

1778 Yukoh Matsumoto, TOPS Systems

1779 Hitoshi Suzuki, Renesas Electronics

1780 The SHIM working group also would like to thank the external reviewers who provided input and helped us to
1781 improve the specification. Below is a partial list of the external reviewers (others preferred to remain anonymous).

1782 External Reviewers

1783 Sunita Chandrasekaran, University of Houston

1784 Paul Chen, Wind River

1785 Dr. Satyadhyan Chickerur, B V Bhoomaraddi College of Engineering and Technology

1786 Dr. Michael Deubzer, Timing-Architects

1787 Badrinath Dorairajan, Microchip Technology

1788 Jos van Eijndhoven, Vector Fabrics

1789 Erik Fischer, Augment!IT

1790 Dr.-Ing. Jens Gladigau, Robert Bosch GmbH

1791 Christian Helm, Timing-Architects

1792 Mark Honman, Sundance Multiprocessor Technology

1793 Razvan Ionescu, Freescale

1794 Andrei Kovalev, Freescale

1795 Francois Legal, Assystem

1796 Kenn Luecke, Boeing

1797 Maxine Pelcat, INSA - Département EII